[实用新型]DC-DC芯片输出电压延时缓升电路

说明书

本实用新型公开了一种DC‑DC芯片输出电压延时缓升电路，包括延时电路，DC‑DC芯片及其外围电路，所述延时电路包括电阻R2‑R4、电容C6、二极管D1，其中电阻R2与电阻R3串联后接于电源输出端Vout和地之间，电容C6和电阻R4串联后接于电源输出端Vout和地之间并且电阻R4一端接地，电阻R2与电阻R3的连接节点连接二极管D1的负极同时连接DC‑DC芯片的反馈电压检测输入引脚FB，二极管D1的正极连接电容C6和电阻R4的连接节点。本新型利用二极管的单向导通特性以及RC电路组成延时电路，使DC‑DC芯片的反馈电压检测输入引脚FB的电压在一段时间内处于较高电压，从而延缓了输出电压的上升时间，增加了软启动时间。

技术领域

本实用新型属于电压控制电路领域，具体涉及一种DC-DC芯片输出电压延时缓升电路。

背景技术

正常设计中，芯片都会有上电时序的要求，而且对上电时间是做最大值的要求，而RTL839x芯片因其特殊性，需要上升时间减缓，现在市场常用的电源DC-DC芯片基本上都没有上升时间能达到要求的，所以就需要外围电路来实现延缓电压的上升时间。

实用新型内容

本实用新型需要解决的技术问题是提供一种电路结构简单，适用于具有电压反馈输入端 DC-DC芯片输出电压延时缓升电路。

为解决上述问题，本实用新型所采取的技术方案是：

一种DC-DC芯片输出电压延时缓升电路，包括延时电路，DC-DC芯片及其外围电路，所述延时电路包括电阻R2-R4、电容C6、二极管D1，其中电阻R2与电阻R3串联后接于电源输出端Vout和地之间，电容C6和电阻R4串联后接于电源输出端Vout和地之间并且电阻R4一端接地，电阻R2与电阻R3的连接节点连接二极管D1的负极同时连接DC-DC芯片的反馈电压检测输入引脚FB，二极管D1的正极连接电容C6和电阻R4的连接节点；在芯片上电时，利用电容C6和电阻R4组成的阻容延时电路以及二极管D1使DC-DC芯片的反馈电压检测输入引脚FB在一定时间内处于较高电压，DC-DC芯片输出较低电压，延缓DC-DC芯片输出电压的上升时间。

进一步的，所述DC-DC芯片及其外围电路包括DC-DC芯片U1、电阻R1、电容C1-C5、电感L1，其中，电阻R1与电容C2串联连接后接于电源VCC与地之间，电阻R1与电容C2的连接节点连接DC-DC芯片U1的使能端EN，DC-DC芯片U1的电源输入端IN连接电源VCC，DC-DC 芯片U1的开关节点输出引脚SW通过电容C3连接高端MOSFET驱动器升压电源引脚BST，同时经电感L1连接电源输出端Vout，电容C4和电容C5并联后接于电源输出端Vout和地之间， DC-DC芯片U1的FB引脚为反馈电压检测输入端。

进一步的，所述DC-DC芯片U1为SOT23-6封装的芯片。

采用上述技术方案所产生的有益效果在于：本实用新型利用二极管的单向导通特性以及 RC电路组成延时电路，使DC-DC芯片的反馈电压检测输入引脚FB的电压在一段时间内处于较高电压，从而延缓了输出电压的上升时间，增加了软启动时间。

附图说明

图1是本实用新型电路原理图。

具体实施方式

下面结合附图对实用新型做进一步详细描述：