[实用新型]分级抑制上电冲击电流的电路

权利要求书

1.一种分级抑制上电冲击电流的电路，包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(Rsense)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(CT)、第五电容(Cload)、第一三极管(Q3)、第二三极管(Q4)、第一MOS管(Q1)、第二MOS管(Q2)和控制芯片，其中输入电压正端与第八电阻(Rsense)的一端及控制芯片的第二接脚连接，而第八电阻(Rsense)的另一端与第一MOS管(Q1)的漏极及控制芯片的第一脚相连接，第一MOS管(Q1)的源极与控制芯片的第二十三接脚、第一电阻(R1)的一端、第三电阻(R3)的一端、第三电容(C3)的正端、第八电阻(R8)的一端、第六电阻(R6)的一端及第二MOS管(Q2)的源极相连接，第一MOS管(Q1)的栅极与第四电阻(R4)的一端相连接，第四电阻(R4)的另一端与控制芯片的第二十四接脚及第五电阻(R5)的一端相连接，第五电阻(R5)的另一端与第二电容(C2)的一端相连接，第二电阻(R2)的另一端与第一电阻(R1)的另一端及控制芯片的第十八接脚相连接， 第一电容(C1)的一端与控制芯片的第七接脚及第十九接脚连接，第四电容(CT)的一端与控制芯片的第十二接脚连接，输入电压负端与第一电容(C1)的另一端、第四电容(CT)的另一端、控制芯片的第六接脚、第二电容(C2)的另一端、控制芯片的第十三接脚、控制芯片的第十四接脚、第二电阻(R2)的一端、第三电容(C3)的负端、第二三极管(Q4)的发射极、第五电容(Cload)的负端、第七电阻(R7)的一端及输出电压负端相连接，控制芯片的第二十接脚与第三电阻(R3)的另一端及第二三极管(Q4)的基极相连接，第八电阻(Rsense)的另一端与第二三极管(Q4)的集电极及第一三极管(Q3)的基极相连接，第六电阻(R6)的另一端与第二MOS管(Q2)的栅极及第一三极管(Q3)的集电极相连接，第七电阻(R7)的另一端与第一三极管(Q3)的发射极相连接，第二MOS管(Q2)的漏极与第五电容(Cload)的正端及输出电压正端相连接。

2.如权利要求1所述的分级抑制上电冲击电流的电路，其特征在于：该控制芯片为凌特公司的电源管理芯片LTC4260。

3.如权利要求1所述的分级抑制上电冲击电流的电路，其特征在于：第 四电容(CT)用于设置抑制电路的限流时间，限流的时间计算公式为：T＝CT·12(ms/μF)。