[实用新型]用于对集成模块的电流消耗进行管理的设备有效
| 申请号: | 201721115685.X | 申请日: | 2017-09-01 |
| 公开(公告)号: | CN207251581U | 公开(公告)日: | 2018-04-17 |
| 发明(设计)人: | A·萨拉菲亚诺斯;T·奥达斯;Y·林格;J·弗特 | 申请(专利权)人: | 意法半导体(鲁塞)公司 |
| 主分类号: | H03K19/00 | 分类号: | H03K19/00;H03K19/20 |
| 代理公司: | 北京市金杜律师事务所11256 | 代理人: | 王茂华,庞淑敏 |
| 地址: | 法国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 集成 模块 电流 消耗 进行 管理 设备 | ||
1.一种电子设备,包括:
逻辑电路,其包括耦合到电源电压端子的第一端子、耦合到参考电压端子的第二端子和被配置为递送处于高状态或低状态的信号的输出端子;以及
辅助电路,其耦合在所述第一端子和所述第二端子之间,并且被配置为在所述输出端子上的所述信号的每个状态改变时,在所述第一端子和所述第二端子之间随机地生成或不生成附加电流。
2.根据权利要求1所述的设备,其中所述逻辑电路包括输入端子,并且其中所述辅助电路包括:
辅助输入端子,被配置为接收伪随机信号;
第一辅助晶体管,其具有耦合到所述辅助输入端子的控制电极和耦合到所述第一端子的第一电极;
第二辅助晶体管,其具有耦合到所述输出端子的控制电极;以及
中间晶体管,其耦合在所述第一辅助晶体管和所述第二辅助晶体管之间,所述中间晶体管具有耦合到所述输入端子的控制电极。
3.根据权利要求2所述的设备,其中所述第一辅助晶体管是PMOS晶体管,并且所述第二辅助晶体管和所述中间晶体管是NMOS晶体管。
4.根据权利要求2所述的设备,其中所述逻辑电路包括反相器。
5.根据权利要求2所述的设备,其中所述逻辑电路包括多个输入,并且所述辅助电路包括多个中间晶体管,每个中间晶体管具有耦合到所述逻辑电路的单独输入的控制端子。
6.根据权利要求5所述的设备,其中所述中间晶体管串联连接在所述第一辅助晶体管和所述第二辅助晶体管之间。
7.根据权利要求6所述的设备,其中所述逻辑电路包括NAND门,并且所述辅助电路包括第一中间晶体管和第二中间晶体管,所述第一中间晶体管具有耦合到所述NAND门的第一输入端子的控制电极,所述第二中间晶体管具有耦合到所述NAND门的第二输入端子的控制电极,所述第一辅助晶体管、所述第二辅助晶体管、所述第一中间晶体管和所述第二中间晶体管串联连接在所述第一端子和所述第二端子之间。
8.根据权利要求5所述的设备,其中所述辅助电路包括具有耦合到所述辅助输入端子的控制电极的第三辅助晶体管,并且其中所述中间晶体管具有相互耦合的第一电极,并且分别与所述第一辅助晶体管和所述第三辅助晶体管串联耦合。
9.根据权利要求8所述的设备,其中所述逻辑电路包括NOR门,并且所述辅助电路包括:
与所述第一辅助晶体管串联连接的第一中间晶体管,所述第一中间晶体管具有耦合到所述NOR门的第一输入的控制电极;
与所述第三辅助晶体管串联连接的第二中间晶体管,所述第二中间晶体管具有耦合到所述NOR门的第二输入的控制电极;
其中所述第三辅助晶体管的控制电极耦合到所述辅助输入端子;以及
其中所述第一辅助晶体管和所述第一中间晶体管与所述第三辅助晶体管和所述第二中间晶体管并联布置在所述电源电压端子和所述第二辅助晶体管之间。
10.根据权利要求1所述的设备,其中所述设备包括第一模块,所述第一模块包括所述逻辑电路和所述辅助电路,所述设备还包括连接到所述第一模块的第二模块。
11.根据权利要求1所述的设备,其中所述逻辑电路和所述辅助电路形成在单个集成电路中。
12.根据权利要求1所述的设备,其中所述设备是芯片卡的一部分。
13.根据权利要求1所述的设备,其中所述设备是计算机器的一部分。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司,未经意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201721115685.X/1.html,转载请声明来源钻瓜专利网。





