[实用新型]一种氧化物薄膜晶体管纯铜复合结构源漏电极

说明书

技术领域

本实用新型属于电子器件制备技术领域，具体涉及一种氧化物薄膜晶体管纯铜复合结构源漏电极。

背景技术

随着科技的进步和生活品味的提高，人们对显示面板提出了更高的要求：大尺寸、高分辨率、高刷新率、低RC延迟成为下一代显示面板重要参数特征。薄膜晶体管(TFT)阵列是当前AMLCD/AMOLED显示面板的像素驱动部件，在实现以上参数特征中起着决定性的作用。

目前主流的TFT有源层材料有氢化非晶硅(a-Si:H)、低温多晶硅(LTPS)、有机半导体和氧化物半导体，其中氧化物半导体具有较高的电子迁移率和均匀性，适用于大尺寸LCD/LED显示面板。华南理工大学的彭俊彪教授团队用掺杂稀土的金属氧化物Ln-IZO攻破国外IGZO技术壁垒，使中国拥有自主知识产权的氧化物半导体材料，进一步扩展了金属氧化物TFT的发展前景。

为了实现高分辨率显示，TFT器件尺寸需要“小型化”，采用背沟道刻蚀(BCE)结构是TFT器件尺寸“小型化”的关键。BCE-TFT的制作工艺简单，成本较低。更重要的是，其沟道尺寸定义精度高，容易实现器件尺寸的“小型化”。然而，在氧化物TFT中，由于有源层极易被大多数常用的刻蚀液腐蚀，源漏电极和有源层的刻蚀选择比很低，这往往导致器件制作失败。因此实现BCE结构的氧化物TFT关键在于提高源漏电极和有源层的刻蚀选择比。

目前TFT的电极材料多数用的还是铝(Al)、钼(Mo)等材料，但随着显示面板尺寸的增加，“信号延迟”现象会越发严重，使用低电阻率的铜(Cu)电极作为TFT的电极和布线材料是行业迫切的需求。但纯Cu电极与基板结合强度低，易脱落，且铜易扩散到有源沟道层，产生“铜污染”问题。

基于以上问题，目前的解决方法主要有：配制使用双氧水基刻蚀液，尽可能提高刻蚀选择比。这种处理方式，需要针对不同类型的源漏电极材料以及有源层氧化物材料配制专用的刻蚀液，应用面比较窄，研发成本高，不利量产。并且配制高选择比的Cu刻蚀液不可避免双氧水的使用，双氧水基的刻蚀液保质期很短，仅有2周左右，且运输、储存不当会有爆炸的危险，因此在面板厂附近还要建刻蚀液厂，导致相应的成本升高；采用铜合金材料代替纯铜材料作TFT的电极和布线材料。这种方法虽然可以解决铜附着强度差的问题，但是铜合金电阻率高于纯铜，导致铜制程优势明显下降甚至消失。

针对以上种种不足，提供一种工艺简单、过程安全、性能优良的氧化物薄膜晶体管新型纯铜复合结构源漏电极是很有意义的。

实用新型内容

为了解决以上现有技术的缺点和不足之处，本实用新型的目的在于提供一种氧化物薄膜晶体管纯铜复合结构源漏电极

本实用新型目的通过以下技术方案实现：

一种氧化物薄膜晶体管纯铜复合结构源漏电极，所述的氧化物薄膜晶体管纯铜复合结构源漏电极包括依次沉积在有源层上的刻蚀缓冲层、黏附阻挡层和纯Cu电极层；所述刻蚀缓冲层为碳(C)膜，所述黏附阻挡层为钛(Ti)膜，所述纯Cu电极层为纯Cu薄膜。

优选的，所述刻蚀缓冲层的厚度为3～15nm。

优选的，所述黏附阻挡层的厚度为5～20nm。

优选的，所述纯Cu电极层的厚度为20～100nm。

本实用新型原理为：在制备氧化物TFT的过程中，由于非晶氧化物半导体薄膜易受大多数常用的刻蚀液腐蚀，直接在有源层上通过湿法刻蚀图形化源漏电极常常导致有源层被刻蚀液腐蚀甚至移除而无法完成器件的制备。为了解决这个问题，行业通常的做法是在刻蚀源漏电极之前，先在有源层上沉积一层刻蚀阻挡层(ESL)，该阻挡层几乎不被刻蚀液腐蚀，以保护有源沟道，形成的结构被称为ESL结构。但是随着技术的发展，ESL结构缺点凸显，限制其在技术中的应用。首先，在ESL结构中，有源沟道的定义需要两步光刻工艺：一是在刻蚀阻挡层上形成源漏电极与有源层的“接触孔”，二是源漏电极的图形化。两步光刻工艺积累的对准偏差限制了有源沟道尺寸的精度，这不利于TFT器件尺寸的“小型化”。其次，ESL结构中引入的刻蚀阻挡层增加了一道薄膜生长和光刻工序，相应增加了成本。ESL结构与目前面板厂主流的a-Si：H TFT采用的BCE结构差异较大，现有生产线难以通过升级改造成为非晶氧化物TFT生产线，导致成本增加。