[实用新型]一种基于ASSAC结构的高性能全速交换模块

说明书

技术领域

本实用新型涉及交换模块领域，具体的说，是一种基于ASSAC结构的高性能全速交换模块。

背景技术

ASSAC结构的雷达信号处理系统里，交换模块充当的是高速高带宽的信息交互中心。一般典型的系统组成里由前端数据模块、后端信号处理模块、主控模块、交换模块组成，这种系统管理起来比较麻烦，针对不同的应用，需要不同的通信节点，需要配置不同路由拓扑及加载不同的软件版本。针对此种应用，各模块的通信路由、带宽以及软件版本只逐一手动配置，其可视性差，是否配置成功需要重新下命令获取状态，导致工作效率低。

实用新型内容

本实用新型的目的在于提供一种能够提高工作效率、能够实现自动配置、可视性好的基于ASSAC结构的高性能全速交换模块。

本实用新型通过下述技术方案实现：一种基于ASSAC结构的高性能全速交换模块，包括中央处理器和分别与中央处理器连接的用于与上位机连接的收发器、SRIO控制器、以太网芯片；还包括分别与收发器、SRIO控制器、以太网芯片连接的LRM连接器。

所述的SRIO控制器包括第一芯片、第二芯片、第三芯片和第四芯片；所述的第四芯片通过1路1X的SRIO总线与中央处理器连接；所述的第四芯片分别与第一芯片、第二芯片和第三芯片通过2路4X的SRIO总线连接；所述的第一芯片通过7路4X的SRIO总线和6路1X的SRIO总线与LRM连接器连接，所述的第二芯片通过4路4X的SRIO总线和12路1X的SRIO总线与LRM连接器连接，所述的第三芯片通过12路1X的SRIO总线与LRM连接器连接。

所述的收发器连接有微矩形连接器，收发器通过微矩形连接器与上位机连接，所述的以太网芯片通过第一变压器与微矩形连接器连接，所述的以太网芯片通过第二变压器与LRM连接器连接；以太网芯片与LRM连接器采用SGMII串口通信；所述的以太网芯片与中央处理器采用TESEC1-GMII通信。

所述的中央处理器通过SPI串口连接有微控制单元MCU；所述的微控制单元MCU通过现场总线CAN1/CAN2连接有光耦；所述的光耦连接有与LRM连接器连接的CAN收发器。

所述的微控制单元MCU通过I2C总线分别连接有第一测温芯片、第二测温芯片和测压芯片。

所述的LRM连接器内设置有电源模块，所述的电源模块与光耦之间连接有DC/DC隔离电源；所述的电源模块连接有DC/DC电源和DC/DC稳压器。

还包括分别与中央处理器、SRIO控制器和以太网芯片连接的时钟电路。

所述的时钟电路连接有上电时序控制模块，所述的上电时序控制模块与SRIO控制器连接。

所述的中央处理器通过第一线路平衡转换器LBC连接有EPM2210模块，所述的EPM2210模块与中央处理器采用异步串口UART0通信；所述的第一线路平衡转换器LBC连接有存储器；所述的EPM2210模块连接有RST集成电路；所述的EPM2210模块分别与收发器和第四芯片采用UART0-0/1通信。

所述的中央处理器连接有FIC子卡模块；所述的FIC子卡模块连接有MT光模块；所述的MT光模块与LRM连接器连接。

本实用新型与现有技术相比，具有以下优点及有益效果：

本实用新型能够实现在上位机上动态配置和查询SRIO网络的路由，使得拓扑结构能够在上位机上可视化配置及显示，并且本方案操作方便，可操作性高；能够通过网络动态配置查询各个被管理模块的版本及启用情况，使得动态加载系统中的其他模块的软件代码能够在上位机上实现可视化操作，使得模块的运行、状态、操作、版本、启用情况等内容能够直观的展示。

附图说明

图1为本实用新型的结构框图；

图2为SRIO控制器、收发器、以太网芯片和LRM连接器的连接示意图；

图3为微控制单元MCU的连接示意图；

图4为时钟电路的连接示意图；

图5为EPM2210模块的连接示意图；

图6为FIC子卡模块的连接示意图；

图7为本实用新型的结构示意图。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

实施例1：