[实用新型]一种基于PC104模块的空管时序控制装置

权利要求书

1.一种基于PC104模块的空管时序控制装置，其特征在于：包括PC104计算机电路(10)、FPGA控制电路(20)以及FPGA外围配置电路(30)，所述PC104计算机电路(10)分别与监控主机、FPGA控制电路(20)之间双向通信连接，所述FPGA控制电路(20)与FPGA外围配置电路(30)之间双向通信连接。

2.如权利要求1所述的一种基于PC104模块的空管时序控制装置，其特征在于：所述PC104计算机电路(10)包括芯片型号为南京倍柏系统集成有限公司生产的BPC-Y5041L-B芯片，FPGA控制电路(20)包括美国ALTERA公司生产的EP1S60F1020C7芯片；所述PC104计算机电路(10)与FPGA控制电路(20)通过PC104插座上的总线相连，所述EP1S60F1020C7芯片的cad[15.0]引脚与BPC-Y5041L-B芯片的SA0～SA15引脚相连，EP1S60F1020C7芯片的cdb[15..0]引脚与BPC-Y5041L-B芯片的SD0～SD15引脚相连，EP1S60F1020C7芯片的cior引脚与BPC-Y5041L-B芯片的/IOR引脚相连，EP1S60F1020C7芯片的ciow引脚与BPC-Y5041L-B芯片的/IOW引脚相连，EP1S60F1020C7芯片的memr引脚与BPC-Y5041L-B芯片的/MEMR引脚相连，EP1S60F1020C7芯片的memw引脚与BPC-Y5041L-B芯片的/MEMW引脚相连，EP1S60F1020C7芯片的cale引脚与BPC-Y5041L-B芯片的ALE引脚相连，EP1S60F1020C7芯片的caen引脚与BPC-Y5041L-B芯片的/AEN引脚相连，EP1S60F1020C7芯片的bhe引脚与BPC-Y5041L-B芯片的/SBHE引脚相连，EP1S60F1020C7芯片的clr引脚与BPC-Y5041L-B芯片的SA17引脚相连，EP1S60F1020C7芯片的S_IOC16#引脚与BPC-Y5041L-B芯片的/IOCS16引脚相连，EP1S60F1020C7芯片的wf[1..0]引脚与BPC-Y5041L-B芯片的SA18～SA19引脚相连，EP1S60F1020C7芯片的IRQ[11..9]引脚与BPC-Y5041L-B芯片的IRQ9～IRQ11引脚相连。

3.如权利要求2所述的一种基于PC104模块的空管时序控制装置，其特征在于：所述FPGA外围配置电路(30)的芯片型号为美国ALTERA公司生产的EPC16QC100，EPC16QC100芯片的TDI引脚与EP1S60F1020C7芯片的ETDI引脚相连，EPC16QC100芯片的TMS引脚与EP1S60F1020C7芯片的ETMS引脚 相连，EPC16QC100芯片的TCK引脚与EP1S60F1020C7芯片的ETCK引脚相连，EPC16QC100芯片的TDO引脚与EP1S60F1020C7芯片的ETDO引脚相连，SEPC16QC100芯片的DCLK引脚与EP1S60F1020C7芯片的DCLK引脚相连，EPC16QC100芯片的NCS引脚与EP1S60F1020C7芯片的CONF_D引脚相连，EPC16QC100芯片的OE引脚与EP1S60F1020C7芯片的nSTATUS引脚相连，EPC16QC100芯片的nINIT-CONF引脚与EP1S60F1020C7芯片的nCONFIG引脚相连。

4.如权利要求3所述的一种基于PC104模块的空管时序控制装置，其特征在于：所述PC104计算机电路(10)包括串口、以太网接口、USB接口、VGA接口及IDE硬盘驱动器接口。

5.如权利要求4所述的一种基于PC104模块的空管时序控制装置，其特征在于：所述PC104计算机电路(10)与FPGA控制电路(20)之间采用PC/104总线双向通信连接。

6.如权利要求1～5任一项所述的一种基于PC104模块的空管时序控制装置，其特征在于：所述PC104计算机电路(10)与监控主机之间通过网络双向通信连接。