[实用新型]一种MCU芯片中的低功耗ROM接口电路

说明书

技术领域

本实用新型涉及一种接口电路，具体是一种MCU芯片中的低功耗ROM接口电路。

背景技术

MCU芯片具有很广泛的应用。很多MCU芯片内部的程序存储器都使用到低成本的ROM存储器。市场上对于MCU芯片的应用需要多种多样，针对于那些对于成本非常敏感，同时对MCU芯片功耗要求相对较高的应用场合来说，MCU芯片的设计者通过会在MCU芯片内部的ROM功耗控制上遇到困难。这是低功耗的应用场合，对于MCU芯片来说，访问内部ROM存储器的功耗可能会超过应用场合的允许的大小。本实用新型提出一种MCU芯片中的低功耗ROM接口电路方案，在芯片中的通过ROM接口管理模块对ROM存储器进行低功耗的读时序控制，能够节省ROM存储器的功耗，从而使MCU芯片适用于低功耗应用要求。本实用新型还可以通过改变MCU芯片中延时控制单元的延时控制信息，使方案能够适用于不同类型和不同性能的ROM的设计项目，具有适用性广的、实用性强的优点。

实用新型内容

本实用新型的目的在于提供一种MCU芯片中的低功耗ROM接口电路，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种MCU芯片中的低功耗ROM接口电路，包括MCU内核、ROM接口控制模块、ROM存储器、芯片配置控制模块和时钟模块，所述MCU内核分别连接ROM接口控制模块和时钟模块，ROM接口控制模块还分别连接存储器、芯片配置控制模块和时钟模块。

作为本实用新型的进一步技术方案：所述ROM接口控制模块包括延时控制单元A、延时控制单元B和延时控制单元C，延时控制单元A的输入端连接延时控制信号clk_mcu，输出端连接与门Y1的输入端，延时控制单元B的输入端连接延时控制信号clk_mcu_d1，输出端连接非门F1，非门F1的输出端连接与门Y1的另一个输入端，延时控制单元C的输入端连接延时控制信号clk_mcu_d2，输出端连接非门F2，非门F2的输出端连接与门Y2的另一个输入端，与门Y2的另一个输入端连接延时控制信号clk_mcu。

与现有技术相比，本实用新型的有益效果是：本实用新型提出一种MCU芯片中的低功耗ROM接口电路方案，在芯片中的通过ROM接口管理模块对ROM存储器进行低功耗的读时序控制，能够节省ROM存储器的功耗，从而使MCU芯片适用于低功耗应用要求。本实用新型还可以通过改变MCU芯片中延时控制单元的延时控制信息，使方案能够适用于不同类型和不同性能的ROM的设计项目，具有适用性广的、实用性强的优点。

附图说明

图1是MCU的系统框图。

图2是ROM接口控制模块框图。

图3是ROM的时序模型示意图。

具体实施方式

下面将对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参阅图1-3；本实用新型实施例中，一种MCU芯片中的低功耗ROM接口电路，包括MCU内核、ROM接口控制模块、ROM存储器、芯片配置控制模块和时钟模块，所述MCU内核分别连接ROM接口控制模块和时钟模块，ROM接口控制模块还分别连接存储器、芯片配置控制模块和时钟模块。

ROM接口控制模块包括延时控制单元A、延时控制单元B和延时控制单元C，延时控制单元A的输入端连接延时控制信号clk_mcu，输出端连接与门Y1的输入端，延时控制单元B的输入端连接延时控制信号clk_mcu_d1，输出端连接非门F1，非门F1的输出端连接与门Y1的另一个输入端，延时控制单元C的输入端连接延时控制信号clk_mcu_d2，输出端连接非门F2，非门F2的输出端连接与门Y2的另一个输入端，与门Y2的另一个输入端连接延时控制信号clk_mcu。