[实用新型]用于接收输入信号的电路有效
申请号: | 201720591771.1 | 申请日: | 2017-05-24 |
公开(公告)号: | CN206948297U | 公开(公告)日: | 2018-01-30 |
发明(设计)人: | C·埃德曼;D·柯林斯;E·卡伦;I·C·西卡尔 | 申请(专利权)人: | 赛灵思公司 |
主分类号: | H04B1/16 | 分类号: | H04B1/16;H04B1/18 |
代理公司: | 北京市君合律师事务所11517 | 代理人: | 顾云峰,吴龙瑛 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 接收 输入 信号 电路 | ||
技术领域
本实用新型大体涉及数据接收器,具体涉及一种用于接收输入信号的电路和方法。
背景技术
差分对是模拟设计中最常用的电路之一。差分对包括共享公共源的2个晶体管,并且可以用作电流放大器(诸如运算跨导放大器(OTA))的输入级。OTA是一个电压控制的电流源,其差分输入电压生成并且输出电流。差分对由于比传统的单端输入级实现了更低的失调(offset)和更高的共模干扰抑制而受欢迎。在输入共模范围允许的情况下,P沟道金属氧化物半导体(PMOS)差分对优于N沟道金属氧化物半导体(NMOS)差分对。优选PMOS差分对的一个原因是因为在常规器件中PMOS晶体管的源极和体区(bulk)可以短接以消除通过PMOS体区与OTA输出耦接的电源干扰。这使得PMOS差分对比NMOS差分对对于电源干扰更加稳定。
然而,当使用现代的“三阱”或“深N阱”(DNW)工艺时,PMOS晶体管的源极和体区不可能被短接。现代三阱或DNW工艺提供深N阱隔离使敏感的模拟模块(如OTA)能够与有噪声的衬底隔离。这对于敏感模拟模块与有噪声的高频数字模块在同一片硅晶上共存的片上系统(SOC)IC是有利的。然而,深N阱隔离的问题是DNW被连接到电源。由于DNW与PMOS的N阱(NW)短接,因此PMOS的体区也与电源连接,因此不能将其短接到其源极。因此,具有DNW隔离的PMOS差分对与NMOS差分对一样具有较差的电源干扰抑制。
在OTA的输入差分对的体区处的电源干扰将跨过体区/栅极电容(Cbg)的电流而耦合到OTA差分对的栅极输入。从这里,这些电流通过流过阻抗而被转换成电压。如果这些阻抗不相等,则会在OTA的输入产生差分电压而反映在其输出上。OTA输出相对于电源干扰的移动程度由其电源抑制比(PSRR)来量化。PSRR是电源线路上的干扰对输出干扰的反比,通常以分贝(dB)为单位给出。
因此,改善差分对的性能的电路和方法是有益的。
实用新型内容
描述了一种用于接收输入信号的电路。所述电路包括配置为接收差分输入信号的第一输入的第一接收器输入;配置为接收差分输入信号的第二输入的第二接收器输入;具有反相输入和非反相输入的差分放大器;被耦接到所述差分对的第一阻抗匹配元件,其中所述第一阻抗匹配元件从所述差分对的反相输入和非反相输入提供直流阻抗匹配;以及被耦接到所述差分对的第二阻抗匹配元件,其中所述第二阻抗匹配元件从所述差分对的反相输入和非反相输入提供交流阻抗匹配。
在一些实施例中,所述第一阻抗匹配元件包括第一电阻器。
在一些实施例中,所述第一电阻器与来自所述差分对的反相输入的第一电流路径相关联。
在一些实施例中,所述第一电流路径包括双极型晶体管。
在一些实施例中,所述电路还包括与第二电流路径相关联的第二电阻器,所述第二电流路径与所述非反相输入相关联,其中来自所述反相输入的阻抗等于来自所述非反相输入的阻抗。
在一些实施例中,所述第二电流路径包括双极型晶体管。
在一些实施例中,所述第二阻抗匹配元件包括电容器。
在一些实施例中,所述电路还包括与所述差分对的反相输入相关联的第一PMOS晶体管。
在一些实施例中,所述电路还包括与所述差分对的非反相输入相关联的第二PMOS晶体管。
在一些实施例中,所述第一PMOS晶体管和所述第二PMOS晶体管中的每一个均为深N阱晶体管。
还描述了一种接收输入信号的方法。该方法包括配置第一接收器输入以接收差分输入信号的第一输入;配置第二接收器输入以接收差分输入信号的第二输入;实施具有反相输入和非反相输入的差分对;将第一阻抗匹配元件耦接到所述差分对,其中所述第一阻抗匹配元件从所述差分对的反相输入和非反相输入提供直流阻抗匹配;以及将第二阻抗匹配元件耦接到所述差分对,其中所述第二阻抗匹配元件从所述差分对的反相输入和非反相输入提供交流阻抗匹配。
其他特征将从下面的详细说明和权利要求中得到了解。
附图说明
图1是一集成电路的框图,该集成电路包括用于在其中接收数据的电路;
图2是具有阻抗匹配电路的用于接收数据的差分放大器的框图;
图3是示出阻抗匹配电路示例的用于接收数据的差分放大器的框图;
图4是示出作为频率的函数的电源抑制比的图;
图5是具有深N阱的PMOS晶体管的框图;
图6是示出使用具有阻抗匹配的差分对接收数据的方法的流程图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛灵思公司,未经赛灵思公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201720591771.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种转炉排烟过量空气干法处理发电装置
- 下一篇:一种高精度各材质区分检测仪