[实用新型]一种基于SoC支持多个I2C接口标准组设备的装置

权利要求书

1.一种基于SoC支持多个SPI接口标准组设备的装置，其特征在于：包括全可编程SoC、全可编程SoC内部的PS处理器、全可编程SoC内部的PL现场可编程门陈列、AXI总线接口、EMIO数据接口、一个AXI协议解析模块、一个I2C总线控制模块，所述PS处理器自带一个I2C控制器，在所述PS处理器和PL现场可编程门阵列之间通过所述AXI总线接口通信，同时在所述PS处理器和PL现场可编程门阵列之间通过所述EMIO数据接口通信，所述EMIO数据接口上设置SCL_O,SCL_T,SCL_I,SDA_O,SDA_T,SDA_I信号端口，所述PL现场可编程门陈列内部还设置有所述的一个AXI协议解析模块和一个I2C总线控制模块。

2.根据权利要求1所述基于SoC支持多个SPI接口标准组设备的装置，其特征在于，所述PS处理器的I2C控制器的I2C总线由以下6个信号组成：

1)SCL_I是I2C数据总线的串行时钟输入从外部设备的三态门；

2)SCL_O是I2C数据总线的串行时钟输出到外部设备的三态门；

3)SCL_T是I2C数据总线的串行时钟输出使能到外部设备的三态门；

4)SDA_I是I2C数据总线的串行数据输入从外部设备的三态门；

5)SDA_O是I2C数据总线的串行数据输出到外部设备的三态门；

6)SDA_T是I2C数据总线的串行数据输出使能到外部设备的三态门。

3.根据权利要求1所述基于SoC支持多个SPI接口标准组设备的装置，其特征在于：所述AXI总线接口的读写地址总线(RW_ADDR)的数据位宽是32bit；读数据总线(RD_DATA)的数据位宽是32bit、写数据总线(WR_DATA)的数据位宽是32bit；在AXI协议解析模块中给I2C总线控制模块定义一个控制寄存器CH_SEL，这个寄存器地址是0x00000080，数据位宽是3bit(CH_SEL[2:0])，CH_SEL控制I2C总线的通道选择。

4.根据权利要求1所述基于SoC支持多个SPI接口标准组设备的装置，其特征在于：所述I2C总线控制模块根据PS处理器通过AXI总线控制的CH_SEL信号决定PS处理器和PL现场可编程门陈列之间的I2C总线连接到多个连接外部设备的I2C总线中的一个；在I2C总线控制模块内部定义两个信号，分别是I2C_SCL，I2C_SDA；所述PL现场可编程门陈列和外部设备连接的I2C总线信号都是双向数据端口。

5.根据权利要求1所述基于SoC支持多个SPI接口标准组设备的装置，其特征在于，所述I2C总线控制模块的I2C总线由以下6个信号组成：

1)SCL_I是I2C数据总线的串行时钟输入从外部设备的三态门；

2)SCL_O是I2C数据总线的串行时钟输出到外部设备的三态门；

3)SCL_T是I2C数据总线的串行时钟输出使能到外部设备的三态门；

4)SDA_I是I2C数据总线的串行数据输入从外部设备的三态门；

5)SDA_O是I2C数据总线的串行数据输出到外部设备的三态门；

6)SDA_T是I2C数据总线的串行数据输出使能到外部设备的三态门。