[实用新型]伺服驱动器的外部编码器的自动上电控制系统

说明书

技术领域

本实用新型涉及一种伺服驱动器的外部编码器的自动上电控制系统。

背景技术

在伺服驱动器应用中，需要通过串行接口外接各种类型编码器获取电机当前位置、速度等信息。编码器作为外置模块，除了数据接口外，其电源供电也需要从伺服驱动器获取。当前设计中，编码器供电电源是随着伺服驱动器上电的同时提供，而编码器此时并没有开始工作。如此设计会存在两个问题，一个问题是部分型号编码器在上电后长时间收不到伺服驱动器发送的数据请求，会进入休眠省电状态，导致从编码器获取位置数据失败，另一个问题就是从节省能源的角度考虑，编码器与伺服驱动器一起上电会带来一定的能源浪费。

实用新型内容

本实用新型的目的在于克服现有技术中存在的上述不足，而提供一种结构设计合理，可以实现外置编码器随着伺服驱动器数据请求发送上电，避免了过早上电导致编码器进入休眠状态，又节省了能源的伺服驱动器的外部编码器的自动上电控制系统。

本实用新型解决上述问题所采用的技术方案是：该伺服驱动器的外部编码器的自动上电控制系统，包括：伺服驱动器，其配置有数据收发器；以及编码器，其配置有数据收发器，编码器的数据收发器和所述的伺服驱动器的数据收发器通过差分数据线连接并进行数据交互，编码器与所述的伺服驱动器通过供电线连接并由伺服驱动器供电；其特征在于，还具有：上电控制电路，其包括差分接收电路，其与所述的差分数据线连接并用于接收伺服驱动器发送的数据；触发器，其与所述差分接收电路连接并接收差分接收电路输出的脉冲；以及继电器，其设置在编码器和伺服驱动器之间的供电线上，继电器与所述触发器连接，触发器在脉冲的上升沿将高电平输送至继电器，以使继电器转换为闭合状态。

本实用新型所述伺服驱动器具有微处理器，微处理器与伺服驱动器的数据收发器连接并通过数据收发器发送或接收数据。

本实用新型所述微处理器为DSP或FPGA。

本实用新型所述差分接收电路为RS485接口。

本实用新型所述触发器的输入接高电平。

本实用新型与现有技术相比，具有以下优点和效果：结构简单，设计合理，可以在维持硬件原有设计基础上，在外部线缆部分增加上电控制电路，实现外置编码器随着伺服驱动器数据请求发送而上电，即避免了过早上电导致编码器进入休眠状态，又节省了能源。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是实施例1中的伺服驱动器的外部编码器的自动上电控制系统的结构示意图。

具体实施方式

下面结合附图并通过实施例对本实用新型作进一步的详细说明，以下实施例是对本实用新型的解释而本实用新型并不局限于以下实施例。

实施例1

参见图1，本实施例的伺服驱动器的外部编码器的自动上电控制系统包括伺服驱动器 1、编码器2和上电控制电路，其中的上电控制电路包括差分接收电路4、触发器5和继电器 6。

本实施例中的伺服驱动器1，其配置有数据收发器11。

本实施例中的编码器2，其配置有数据收发器21，编码器2的数据收发器21和伺服驱动器1的数据收发器11通过差分数据线7连接并进行数据交互，编码器2与伺服驱动器1通过供电线连接并由伺服驱动器1供电，以上为伺服驱动器1与编码器2之间的通用连接。

本实施例中上电控制电路，其包括差分接收电路4，其与差分数据线7连接并用于接收伺服驱动器1发送的数据；本实施例中的触发器5，其与差分接收电路4连接并接收差分接收电路4输出的脉冲，具体的差分接收电路4的输出端与触发器5的输入管脚连接；本实施例中的继电器6，其设置在编码器2和伺服驱动器1之间的供电线上，继电器6与所述触发器5连接，触发器5在脉冲的上升沿将高电平输送至继电器6，以使继电器6转换为闭合状态，具体的，触发器5的输出端与继电器6的输入管脚连接。

本实施例中的供电线包括电源VCC和地GND，从而给编码器2供电。

本实施例中的伺服驱动器1具有微处理器12，微处理器12与伺服驱动器1的数据收发器11连接并通过数据收发器11发送或接收数据。