[实用新型]一种用于稳定运算放大器输出电压的电路有效
申请号: | 201720405810.4 | 申请日: | 2017-04-18 |
公开(公告)号: | CN207184429U | 公开(公告)日: | 2018-04-03 |
发明(设计)人: | 李冰;李珍珍 | 申请(专利权)人: | 西安欣创电子技术有限公司 |
主分类号: | H03F3/45 | 分类号: | H03F3/45 |
代理公司: | 西安新思维专利商标事务所有限公司61114 | 代理人: | 韩翎 |
地址: | 710075 陕西省西安*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 稳定 运算放大器 输出 电压 电路 | ||
1.一种用于稳定运算放大器输出电压的电路,其特征在于:包括运算放大器模块OPAMP、共模点提取模块、偏置电流模块IBIAS、比较器模块COMPARATOR,数位合成寄存器模块和数字自动调谐电路模块,所述的输出端经共模点提取模块分两路信号输出,一路信号输出至第一比较器模块COMPARATOR1,一路信号输出至第二比较器模块COMPARATOR2,所述第一比较器模块COMPARATOR1和第二比较器模块COMPARATOR2再经REG输出到数字自动调谐电路模块,所述数字自动调谐电路模块与IBIAS连接,所述IBIAS还向OPAMP输入IOUT。
2.根据权利要求1所述的一种用于稳定运算放大器输出电压的电路,其特征在于:所述的数字自动调谐电路模块包括寄存器模块Register、译码器模块Decoder、加法器模块Adder和时钟产生电路Clock Generation Circuit;所述的寄存器模块Register将信号依次通过译码器模块Decoder、加法器模块Adder、第二寄存器模块Register输出至第三寄存器模块Register,所述第三寄存器模块Register输出至IBIAS,所述时钟产生电路Clock Generation Circuit将信号通过三路分别输出至第一寄存器模块Register、加法器模块Adder和第二寄存器模块Register、第三寄存器模块Register,所述第二寄存器模块Register还输出5BITS至加法器模块Adder。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安欣创电子技术有限公司,未经西安欣创电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201720405810.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种活动的太阳能光伏支架
- 下一篇:一种具有锲形形状薄膜的薄膜体声波谐振器