[实用新型]电路装置

说明书

技术领域

本实用新型一般地涉及时钟电路，并且更特别地，涉及用于实现快速响应的无参考频率检测器的装置。

背景技术

常规的频率检测器将输入时钟的频率与参考时钟的频率进行比较，以确定输入时钟是比参考时钟快还是慢。一种实施方式使用两个分开的计数器对输入时钟的边沿和参考时钟的边沿进行计数。然后，在经过特定数量的参考周期后，比较储存在这些计数器中的值。这种实施方式的比较是缓慢的。某些应用(诸如在存储器接口中的应用)不具有可用的参考时钟。在某些应用中还需要与频率阈值比较的快速检测。

期望实现快速响应的无参考频率检测器。

实用新型内容

本实用新型的一个方面的目的是提供一种改进的装置。

根据本实用新型的一个方面，电路装置可以包括：第一电路，配置为响应于以某频率工作的输入时钟信号而生成中间信号，其中(i)所述第一电路根据阈值频率修改所述输入时钟信号以生成所述中间信号的波形，并且(ii)所述中间信号的所述波形具有(a)脉冲和(b)稳态中的至少一种；以及第二电路，配置为响应于所述中间信号而生成控制信号，其中(i)所述第二电路修改所述中间信号以生成所述控制信号，并且(ii)所述控制信号(a)在所述中间信号具有所述脉冲时具有第一状态，并且(b)在所述中间信号具有所述稳态时具有第二状态。

根据一个实施例，(i)所述第一电路可以包括第一脉冲成形级，并且(ii)所述第二电路可以包括第二脉冲成形级。

根据一个实施例，所述脉冲可以与所述输入时钟信号的所述频率相关。

根据一个实施例，所述第一电路可以包括：第一非对称变换器，配置为响应于所述输入时钟信号而生成第一子信号；以及第二非对称变换器，配置为响应于所述输入时钟信号而生成第二子信号，其中所述第一子信号和所述第二子信号被结合以生成所述中间信号。

根据一个实施例，使用逻辑门可以结合所述第一子信号和所述第二子信号。

根据一个实施例，所述逻辑门可以包括异或门。

根据一个实施例，所述第二电路可以包括：非对称变换器，配置响应于所述输入时钟信号而生成子信号；以及常规变换器，配置为响应于所述子信号而生成所述控制信号。

根据一个实施例，当所述输入时钟信号的所述频率小于所述阈值频率时，所述中间信号的所述波形可以具有脉冲。

根据一个实施例，当所述输入时钟信号的所述频率大于所述阈值频率时，所述中间信号的所述波形可以具有所述稳态。

根据一个实施例，所述脉冲的宽度可以基于所述阈值频率。

根据一个实施例，所述脉冲的所述宽度可以大约为0.5除以所述阈值频率。

根据一个实施例，所述脉冲可以对应于所述输入时钟信号的上升沿和下降沿。

根据一个实施例，所述控制信号可以表示所述输入时钟信号的所述频率与所述阈值频率的比较。

根据一个实施例，所述阈值频率可以是预定值。

根据一个实施例，所述阈值频率可以基于针对所述第一电路的设计选择的偏置电流被预定。

根据一个实施例，所述阈值频率可以基于为设计所述第一电路所选择的构件被预定。

根据一个实施例，所述脉冲可以包括负脉冲。

根据一个实施例，所述控制信号的所述第一状态可以是逻辑高值。

根据一个实施例，所述控制信号的所述第二状态可以是逻辑低值。

根据一个实施例，所述第一电路和所述第二电路可以被实现为串联的。

本实用新型的一个方面的技术效果是可以提供一种改进的电路装置。

附图说明

根据下面的详细描述以及所附的权利要求书和附图，本实用新型的实施例将是显而易见的，在附图中：

图1是时钟发生电路的框图；

图2是本实用新型的一个实施例的框图；

图3是脉冲成形电路的电路图；

图4是脉冲成形电路的电路图；

图5是例示级1脉冲成形的时序图；

图6是例示输入频率高于阈值频率的状况的时序图；

图7是示出输入频率小于阈值频率的情形的时序图；

图8是示出输入频率大于阈值频率的情形的时序图；

图9是示出输入频率接近参考频率但仍小于参考频率的情形的时序图；并且

图10是一个示例实施例的仿真的时序图。

具体实施方式