[发明专利]一种TTL液晶接口到LVDS接口的转换电路和转换方法

说明书

技术领域

本发明涉及一种TTL液晶接口到LVDS接口的转换电路和转换方法。

背景技术

TFT-LCD（液晶模块）接口一般为TTL或LVDS接口，显示时输入电平和时序符合要求的数据和控制信号，驱动液晶显示。如果液晶是LVDS接口，而驱动液晶显示CPU输出是TTL电平的话，采用TTL转LVDS专用转换芯片，转换为LVDS供液晶使用。

目前的转换过程主要存在如下缺点：

（1）转换过程仅实现信号电平和接口并串的转换。

（2）转换时液晶控制信号（Hsync,Vsync,DE，CLK）等时序位置固定，对液晶有不同时序要求时容易出现显示位置偏移问题。

（3）转换不能修改刷新频率，有的液晶对刷新率要求高，如果CPU（和LCD连接为其显示提供数据和控制信号）不能输出符合要求的刷新率，会出现不显示或闪烁、亮线、杂点等情况。

发明内容

本发明提供一种TTL液晶接口到LVDS接口的转换电路和转换方法，以解决现有技术存在的问题。

本发明采用以下技术方案：

一种TTL液晶接口到LVDS接口的转换电路，包括设置在CPU和液晶屏之间的转换电路，所述转换电路包括FPGA，FPGA上连接有存储器、晶振、电源模块。

所述存储器包括DDR3存储器和FLASH存储器。

所述存储器上还连接有VGA转换模块，所述VGA转换模块连接外部的VGA设备。

所述晶振频率为200Mhz。

一种TTL液晶接口到LVDS接口的转换方法，包括：

CPU输出TTL电平格式的液晶显示数据发送给FPGA；

FPGA接收的液晶显示数据送入存储器中进行缓存；

FPGA根据后级液晶屏或者VGA所需的时序，计算后级液晶屏或VGA的待显示像素点在后级显示端中显示的行、列位置，然后从存储器中缓存的数据中读取缓存的像素数据，形成后级显示端显示时需要的扫描时序和数据；

其中，当后级显示端为TTL液晶时，直接输出；如果后级显示端为LVDS接口的液晶，则将扫描时序和数据转换为LVDS信号输出；如果后级显示端为VGA设备，则将扫描时序和数据通过VGA转换模块转换为VGA信号输出。

所述用于缓存像素数据的存储器为DDR3存储器。

当FPGA接收到CPU发送的液晶显示数据时，首先判断液晶显示数据的有效性，有效对数据则获取当前像素所在的显示位置并将当前像素的数据存入DDR3进行缓存。

将DDR3的读操作设为高优先级，写操作设为低优先级，读DDR3的数据时通过每次预取4个128位数的方式进行读取；

当FPGA对DDR3进行读操作时，通过七个状态完成读操作：首先FPGA发出读命令、地址、使能总线信号三个状态开始读取数据，再读取四次数据，当读取数据有效且读取时间不超时，完成度操作，否则DDR3进入空闲态；

当FPFA对DDR3进行写操作时，通过六个状态完成读操作：FPGA从接收缓冲区读取一次128位数据，并对DDR3发出使能总线信号，保持操作上述两个状态，随后发出DDR3的地址和需要缓存的数据，保持两个状态，然后发出写完成标志，关闭总线使能信号，完成写操作。

本发明的有益效果：

（1）能够实现对TTL到LVDS电平和接口的转换，可以修改LCD的刷新率和扫描信号时序满足其指标要求。

（2）对原有CPU无影响，无需改变配置，对原CPU程序没有影响。

（3）如果想减轻CPU负担，可在不重新选型或提升性能的情况下，降低CPU输出显示信号的刷新率，减少CPU的显示开销，实现液晶的显示。

（4）若系统更换液晶，可用该方法灵活选用LVDS接口液晶或TTL接口液晶。

（5）支持VGA接口输出。

（6）本发明缓存了显示数据在DDR3中，即使CPU降低对液晶的刷新率，缓存数据不受影响，FPGA从DDR3中取缓存的数据，实现对液晶刷新，CPU对刷新率的降低不影响显示。

附图说明

图1为本发明的原理框图。

图2为DDR3的线路分配示意图。

图3为VGA接口的线路连接图。

图4为FPGA接收数据和控制信号并送入DDR3缓存的线路连接图。

图5为本发明的转换方法的示意图。

图6为转换方法的流程图。

具体实施方式