[发明专利]一种芯片及相关设备

说明书

本发明实施例公开了一种芯片及相关设备，该芯片包括多个功能模块，以及环状网络，所述环状网络上包括多个节点，所述多个节点中包括第一节点和第二节点，所述第一节点和所述第二节点在所述环状网络中相邻；所述第一节点判断第一注入缓存值是否大于第一阈值以及第一注入带宽是否小于第一期望带宽；当所述第一注入缓存值大于所述第一阈值，且所述第一注入带宽小于所述第一期望带宽时，所述第一节点向所述第二节点发送第一请求，所述第一请求用于指示所述环状网络中除所述第一节点外的至少一个节点减少第一数据包的发送数量，所述第一数据包为从所述第一节点经过的数据包。采用本发明实施例可以根据系统的实际运行情况合理的分配网络带宽。

技术领域

本发明涉及网络通信领域，尤其涉及一种芯片及相关设备。

背景技术

目前随着晶体管特征尺寸不断缩小，越来越多的功能模块被集成到单个芯片上。集成芯片通常采用片上网络(Network on Chip，NoC)来连接这些数量不断增加的功能模块，并负责在模块间快速传递各种数据。NoC是一种针对多核片上系统(System on Chip，SoC)设计的新型片上通信架构。NoC中的节点及其之间的网络称为OCN(On—ChipNetwork)，它借鉴了分布式计算机系统的通讯方式，用路由和分组交换技术替代传统的总线技术完成通讯任务。

非缓冲的环状网络(Buffeless Ring Network，BLR)是非缓冲的NoC的典型设计。在非缓冲环状网络中，各个节点组成环状的网络主通路，每个节点既可以是源节点也可以是目的节点。该非缓冲环状网络中还存在绕环状网络的传输介质旋转的多个时隙槽(timeslot,简称slot)，slot可以作为存储数据和传输数据的载体，每个时钟周期沿环状网络向下一个节点移动，将数据包从源节点传送至目的节点。例如，数据通过slot在各个节点间传输时，节点可以将功能模块中的数据传输到slot中，也可以将slot中的数据传输到功能模块，从而完成不同功能模块之间的数据交互。非缓冲环状网络中的相邻的节点间没有数据包的缓冲，需要保证数据包每一拍都会向下一个节点移动，并且不会丢包。为了保证每一拍数据包都能够向下一级移动，主通路上的数据包需要优先传输，而从节点准备注入的新数据包需要等待主通路出现空时隙槽(英文：Empty slot)才可以注入。如果主通路上一直没有空时隙槽经过，节点的数据包就一直无法注入，这造成了非缓冲环状网络上带宽分配不均衡的问题。

现有技术中，Intel专利US8289850B2提出了一种限制模块获得可预期最大带宽的方法和装置；该装置提供可配置的时间窗口以及一个窗口内允许发送的最多数据包数量的阈值；在一个时间窗口内，如果模块发送的数据包数量达到阈值，则关闭与该模块连接的网络注入端口；这样该模块的数据包就不会继续注入到网络，使得其他模块有机会发送数据包抢占网络带宽；当一个时间窗口结束后，开启下一个新的时间窗口，此时打开所有网络注入端口，并重新统计模块发送的数据包数量。上述方案在一定程度上可以保证各个节点之间的带宽的绝对公平，但是一旦配置了之后，各个节点获得的带宽相对固定，在节点的带宽需求实时变化的情况下，可能会存在带宽分配不协调，带宽利用率低的问题。

发明内容

本发明实施例所要解决的技术问题在于，提供一种芯片及相关设备，解决了现有技术中环状网络中的节点带宽分配不均衡、不灵活的问题。

第一方面，本发明实施例提供了一种芯片，可包括：