[发明专利]一种三维堆叠结构的单晶薄膜忆阻交叉阵列制备方法

说明书

本发明涉及半导体存储器及其制造技术领域，具体涉及一种三维堆叠结构的单晶薄膜忆阻交叉阵列制备方法。本发明选用忆阻薄膜材料为单晶薄膜材料，采用聚合物进行晶圆键合，代替传统离子注入剥离法常用的SiO₂亲水性键合，结合局部Ar⁺离子注入对交叉阵列进行氧空位掺杂，再通过多次键合剥离的步骤，最终获得具有三维堆叠结构的单晶薄膜忆阻交叉阵列，每一步键合剥离的过程均不需要额外制备SiO₂或Si₃N₄钝化层对交叉阵列进行隔离保护，省去化学机械抛光的过程，简化工艺流程。本发明相对现有三维堆叠结构的单晶薄膜忆阻交叉阵列制备工艺，降低了工艺难度，并简化了工艺流程。

技术领域

本发明涉及半导体存储器及其制造技术领域，具体涉及一种三维堆叠结构的单晶薄膜忆阻交叉阵列制备方法。

背景技术

忆阻器是一种非易失性存储器，在外加电压的作用下，忆阻器的电阻值能够发生相应的变化，且在撤销外加电压之后，忆阻器的电阻值能够保持电压撤销之前的状态。忆阻器通常制备在基板材料上，其基本结构从上到下依次为上电极、忆阻薄膜、下电极、基板。多个忆阻器能够构成忆阻交叉阵列，可应用于高密度非易失性存储器。

目前常用的忆阻薄膜材料主要为氧化物，采用物理气相沉积或化学气相沉积技术生长在具有金属下电极的基板材料上。忆阻交叉阵列结构的制备则需要对上电极、忆阻薄膜、下电极进行图形化，通常的步骤为：在基板上生长下电极，并对下电极图形化，形成多个平行的条形下电极；在下电极上生长忆阻薄膜材料；在忆阻薄膜材料上生长上电极，并对上电极图形化，形成多个平行的条形上电极，条形的上电极与下电极形成一定的角度，通常为90°，则上电极与下电极相互重叠的区域就是忆阻器单元；对忆阻薄膜进行刻蚀，去除忆阻器单元以外的忆阻薄膜材料。

采用上述方法制备忆阻交叉阵列的过程中，氧化物忆阻薄膜材料生长在图形化的下电极上。下电极材料通常为金属材料，受晶格失配的影响，生长的忆阻薄膜为多晶氧化物薄膜。多晶氧化物薄膜中晶界与晶粒共存，且晶界与晶粒的电阻率存在显著差异，造成忆阻阵列中各忆阻器单元电学性质的一致性差。采用上述方法制备忆阻阵列的过程中，上电极制备完毕之后需要对忆阻薄膜进行刻蚀，否则相邻忆阻器单元易产生串扰，但由于忆阻氧化物薄膜材料的种类较多，不同材料的刻蚀工艺存在显著差异，因此需要针对所采用的忆阻薄膜材料开发特定的刻蚀工艺，工艺通用性差。采用上述方法制备三维堆叠结构的多层忆阻阵列，需要在每一层忆阻阵列制备完毕之后，覆盖生长一层钝化层，例如SiO₂、Si₃N₄等。由于忆阻阵列的电极和忆阻薄膜均进行了图形化处理，因此所生长的钝化层具有较大的表面起伏。而下一层忆阻阵列的下电极制备在钝化层上，为保证下一层忆阻阵列电极和忆阻薄膜的生长质量，需要对钝化层进行化学机械抛光，为下一层忆阻阵列电极和忆阻薄膜的生长提供良好的表面平整度。但抛光过程容易产生较大的内应力，对忆阻阵列造成破坏，且工艺复杂。