[发明专利]一种用于大流量网络处理的可重构芯片架构

说明书

本发明公开了一种用于大流量网络处理的可重构芯片架构，包括入口策略模块、网络报文头处理器、出口策略模块；入口策略模块将报文进行切片，将包含报文数据净荷的报文切片存储，并将相应的存储地址增加到报文头切片中，之后，给报文头切片分配一个序号，将携带序号信息的报文头切片分配给线程空闲数较多的微引擎；网络报文头处理器，采用多个独立的微引擎并行地对收到的报文头切片进行解析、分类、转发处理；出口策略模块，解析报文头，从缓存中提取报文数据净荷，将其与相应的报文头拼接成完整的报文；根据报文头的序号，将所有报文按照顺序进行流量整形、队列管理处理之后分成多路转发至MAC模块。本发明在灵活性、可扩展性强、处理速度快。

技术领域

本发明涉及一种用于大流量网络处理的可重构芯片架构，属于有线通信技术领域。

背景技术

随着IP网络的商业化，特别是Web技术出现以后，Internet用户迅猛增加。网络流量尤其是核心网络的流量以指数级数增长，传统的基于高性能CPU的交换机和路由器已经无法满足网络发展的需要，于是出现了ASIC实现转发的方式，它将转发过程的所有细节全部采用硬件方式来实现。ASIC技术通过把指令或计算逻辑固化到硬件中，以获得较高的处理速度，因而能够满足交换路由设备对性能的要求，适应网络流量不断增长的发展趋势。然而，ASIC技术最大的缺点是缺乏灵活性。一旦指令或计算逻辑固化到硬件中，就很难修改升级、增加新的功能或提高性能，使得资源重用率较低。另外，设计和制造复杂的ASIC应用系统一般需要花费12-18个月的时间，这使得ASIC应用系统的研发费用一般比较高。除此之外，当前网络的发展不仅仅是带宽的提高，更多地表现为对“智能化处理”的要求，例如：服务质量、控制安全等。这些服务即要求处理的速度高，又要求实现的方式灵活，因此交换路由设备需要能够灵活地满足各种服务和应用的不同需求，这一点是仅依靠ASIC技术难以实现的。当前和未来的网络设备处理部件既需要高性能，又需要高灵活性，传统用来实现网络交换路由功能的ASIC、FPGA、CPU等都难以满足网络未来大规模数据洪流的冲击。

发明内容

本发明的技术解决问题是：克服现有技术的不足之处，提供一种用于大流量网络处理的可重构芯片架构，解决采用传统OSI网络架构实现的交换芯片灵活性和可扩展性差，硬件依赖性强、开发周期长、更新换代成本高，无法处理网络大流量数据，不方便进行架构调整、扩容和升级等问题。

本发明的技术解决方案是：一种用于大流量网络处理的可重构芯片架构，包括XGE1～XGEn端口、MAC模块、入口策略模块、网络报文头处理器、出口策略模块；其中：

XGE1～XGEn端口，接收报文，并打上报文到达时间的时间戳标记，形成带时间戳的报文发送给MAC模块；将MAC模块发送的数据转发出去；

MAC模块，对每一路带时间戳的报文进行识别、校验和过滤，滤除掉无效的报文，将剩下的有效报文存贮在接收缓冲区，并转发至入口策略模块；接收出口策略模块发送的报文并将其存储至发送缓冲区中，再从发送缓冲区读取数据，填充以太帧CRC及前导码，并转换成物理层XGE的方式传送至XGE1～XGEn端口；

入口策略模块，对经过MAC接收的各路有效报文按照到达时间先后顺序汇集成一路数据，将有效报文按照固定的切片大小进行切片处理，得到N个报文切片，N≥1，每个切片的大小大于等于报文头的大小；当N大于1时，将包含报文数据净荷的报文切片存储，并将相应的报文数据净荷存储地址信息增加到包含报文头的报文切片中，之后，给带有报文数据净荷存储地址信息的报文头切片分配一个序号，否则，直接将带有报文头的切片分配一个序号；根据网络报文头处理器内各微引擎每个线程的线程工作状态，将携带序号信息的报文头切片分配给线程空闲数较多的微引擎，发送至网络报文头处理器；

网络报文头处理器，采用多个独立的微引擎并行地对报文头进行解析、分类、转发处理，以更新报文头切片，并将更新后的报文头切片发送给出口策略模块；