[发明专利]动态随机存取存储器及其操作方法

说明书

本公开提供一种动态随机存取存储器(dynamic random access memory，DRAM)及其操作方法。该DRAM包括一普通区、一热区、一控制元件。该普通区包括多个记忆胞，并可受控于一普通字元线。该热区包括多个记忆胞，并可受控于一热字元线。该控制元件在满足一条件以前以及当该普通字元线已经被频繁存取时，复制与该普通字元线有关的该等记忆胞储存的一数据为一复制数据，并且将该复制数据储存至与该热字元线有关的该等记忆胞中；在满足该条件以前，存取该普通字元线；以及只有在符合该条件时，不再存取该普通字元线。该条件包括该普通字元线的一存取频率达到一临界频率。

技术领域

本公开涉及一种动态随机存取存储器，尤其是指包括被频繁存取的记忆胞的动态随机存取存储器，及其操作方法。

背景技术

动态随机存取存储器(dynamic random access memory，DRAM)是一种随机存取存储器的型态。该种型态的随机存取存储器将每个位元的数据存储在单独的电容器中。最简单的DRAM单元包括单个N型金属氧化物半导体(n-type metal-oxide-semiconductor，NMOS)晶体管和单个电容器。如果电荷存储在电容器中，则根据所使用的惯例，该单元被称为存储逻辑高。如果不存在电荷，则称该单元存储逻辑低。由于电容器中的电荷随时间消耗，因此DRAM系统需要额外的更新电路来周期性地更新存储在电容器中的电荷。由于电容器只能存储非常有限的电荷量，为了快速区分逻辑1和逻辑0之间的差异，通常每个位元使用两个位元线(bit line，BL)，其中位元线对中的第一位被称为位线真(bit line true，BLT)，另一个是位元线补数(bit line complement，BLC)。单个NMOS晶体管的栅极由字元线(word line，WL)控制。

上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一普通区、一热区、一控制元件。该普通区包括多个记忆胞，可受控于一普通字元线。该热区包括多个记忆胞，可受控于一热字元线。该控制元件，经配置以在满足一条件以前以及当该普通字元线已经被频繁存取时，复制与该普通字元线有关的该等记忆胞储存的一数据为一复制数据，并且将该复制数据储存至与该热字元线有关的该等记忆胞中；在满足该条件以前，该控制元件经配置以存取该普通字元线；以及只有在符合该条件时，该控制元件经配置以不再存取该普通字元线，其中该条件包括该普通字元线的一存取频率达到一临界频率。

在本公开的一些实施例中，该临界频率为一第二临界频率，以及其中该控制元件只有在满足一第一条件时复制该数据，其中该第一条件指的是该普通字元线的该存取频率达到一第一临界频率，其中该第一临界频率小于该第二临界频率。

在本公开的一些实施例中，该控制元件只有在满足该第一条件时建立一映射关系，该映射关系指的是与该数据有关的一逻辑位址与一热区实体位址之间的关系。

在本公开的一些实施例中，该控制元件只有在满足该条件以及一映射关系存在时基于该热字元线的一热区实体位址存取该热字元线，其中该映射关系指的是与该数据有关的一逻辑位址与该热区实体位址之间的关系。

在本公开的一些实施例中，该控制元件判断该普通字元线的该存取频率是否达到该第一临界频率及该第二临界频率的一者的方法包括：检测该逻辑位址；以及计数该逻辑位址已经被检测多少次。