[发明专利]层叠型电子部件的制造方法以及层叠型电子部件

说明书

本发明提供能够以低成本在层叠体的底面形成尺寸精度高的外部电极的层叠型电子部件的制造方法以及层叠型电子部件。层叠型电子部件的制造方法具备：形成包括多个陶瓷层的层叠体的工序；在层叠体的底面形成外部电极导体层的工序；在形成外部电极导体层后，将外部电极导体层的一部分以及层叠体的底面的一部分中的至少外部电极导体层的一部分除去而形成槽的工序；以及将层叠体分割为多个芯片区域而进行单片化的工序。

技术领域

本发明涉及层叠型电子部件的制造方法以及层叠型电子部件。

背景技术

以往，作为层叠型电子部件，有专利第3351738号公报(专利文献1)所记载的部件。该层叠型电子部件具有：层叠体、设置于层叠体内的线圈、以及设置于层叠体并与线圈电连接的外部电极。为了抑制产生于外部电极与线圈之间的杂散电容，将规定形状的外部电极设置于层叠体的底面的一部分。

专利文献1：日本专利第3351738号公报

另外，若欲制造上述以往的层叠型电子部件，则考虑在外部电极的形成时，保持层叠体的上表面侧，通过浸渍法形成外部电极。浸渍法最容易且成本低。然而，对于浸渍法而言，有在层叠体的底面的一部分形成尺寸精度高的外部电极较困难这样的问题。

发明内容

因此，本发明的课题在于提供能够以低成本在层叠体的底面形成尺寸精度高的外部电极的层叠型电子部件的制造方法以及层叠型电子部件。

为了解决上述课题，本发明的层叠型电子部件的制造方法具备：

形成包括多个陶瓷层的层叠体的工序；

在上述层叠体的底面形成外部电极导体层的工序；

在形成上述外部电极导体层后，将上述外部电极导体层的一部分以及上述层叠体的底面的一部分中的至少上述外部电极导体层的一部分除去而形成槽的工序；以及

将上述层叠体分割为多个芯片区域而进行单片化的工序。

根据本发明的层叠型电子部件的制造方法，将外部电极导体层的一部分以及层叠体的底面的一部分中的至少外部电极导体层的一部分除去而形成槽，将层叠体分割为多个芯片区域而进行单片化，因此能够形成规定形状的外部电极。由此，能够以低成本在层叠体的底面形成尺寸精度高的外部电极。

另外，在层叠型电子部件的制造方法的一实施方式中，在形成上述槽的工序中，使用切割刀片而形成上述槽。

根据上述实施方式，通过使用切割刀片，能够容易地形成槽。

另外，在层叠型电子部件的制造方法的一实施方式中，在上述单片化的工序中，使用切割刀片来进行单片化。

根据上述实施方式，在单片化的工序中，能够使用与形成槽的工序相同的切割刀片，从而能够简化制法。

另外，在层叠型电子部件的制造方法的一实施方式中，同时使形成上述槽的工序所使用的切割刀片与上述单片化的工序所使用的切割刀片进行扫描。

根据上述实施方式，同时使槽形成工序所使用的切割刀片与单片化工序所使用的切割刀片进行扫描，因此能够缩短制造时间。

另外，在层叠型电子部件的制造方法的一实施方式中，在上述单片化的工序之前进行形成上述槽的工序。

根据上述实施方式，在单片化的工序之前进行形成槽的工序，因此能够保持使层叠体稳定的状态而形成槽，从而能够在正确的位置形成槽。

另外，在层叠型电子部件的制造方法的一实施方式中，在形成上述槽的工序中，将上述外部电极导体层的一部分以及上述层叠体的底面的一部分除去而形成槽。