[发明专利]一种功率器件的衬底的制造方法和控制器

说明书

本发明适用于功率器件领域，提供了一种功率器件的衬底的制造方法和控制器。该方法包括：获取原始单晶片N‑；在所述原始单晶片N‑的背面上，刻蚀至少一个凹槽；在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N‑层和所述背面为N+层构成的功率器件的衬底。本申请在制造功率器件的衬底时，先在原始单晶片N‑的背面上刻蚀凹槽，然后再在刻蚀有所述凹槽的所述背面形成N+层，从而制造成功率器件的衬底。相对于现有技术在原始单晶片N‑的背面上先形成N+层再在N+层刻蚀凹槽，本申请可以节省在所述背面形成N+层的形成时间，降低生产成本，最终节省了衬底的生产时间和生产成本。

技术领域

本发明属于功率器件领域，尤其涉及一种功率器件的衬底的制造方法和控制器。

背景技术

功率半导体技术是电力电子技术的核心，随着微电子技术的发展，以栅控功率器件与智能功率集成电路为代表的现代功率半导体技术从20世纪80年代得到了迅速发展，进而极大地推动了电力电子技术的进步。而电力电子技术的不断进步反过来又促使功率半导体技术向高频、高温、高压、大功率及智能化、系统化方向发展。功率半导体器件经过了40 多年的发展，在器件制造技术上不断提高，已经历了以晶闸管为代表的分立器件，以可关断晶闸管（GT0)、巨型晶体管（GTR)、功率MOSFET和绝缘栅双极晶体管（IGBT)为代表的功率集成器件（PID)，以智能化功率集成电路（SSPIC)、高压功率集成电路（HVIC)为代表的功率集成电路（SPIC)等三个发展时期。

通过功率器件的制作过程可以实现器件结构变革和参数优化，这些器件都具有PNPN四层结构。在功率器件的制作过程中不仅要进行正面加工也要进行背面加工，正面加工一般是制造MOS器件，和常规VDMOS工艺技术类同；背面加工技术是以薄片技术为核心。

其中，现有的功率器件的衬底硅片由N+层和N-层构成，制造时先在原始单晶片N-基片双面上先预扩散一层磷或硼，形成两侧近表面较浅N+层和位于中间的过渡性N-层，然后再通过长时间的杂质再分布扩散，使磷或硼进一步扩散，使所述的较浅N+层进一步加厚，形成达到N+结深设计要求的N+层，制成衬底基础片，最后采用减薄工艺去除正面的N+层，并按设计要求减薄过渡性N-层制造出由正面N-层和背面N+层构成的功率器件用衬底硅片。按照现有技术中的常规加工方法，磷或硼的再分布的时间通常需要7天左右，过长的加工时间同时也导致生产效率低下、制造成本较高。

可见，通过外延或者深结扩散工艺制造功率器件的衬底，外延方法制造的衬底材料价格很贵，深结扩散制造的衬底材料需要长时间的硼或者磷扩散，生产时间很长，成本也高。

发明内容

鉴于此，本发明提供一种功率器件的衬底的制造方法和控制器，节省该衬底的生产时间和生产成本。

第一方面，本发明提供一种功率器件的衬底的制造方法，所述方法包括：

获取原始单晶片N-；

在所述原始单晶片N-的背面上，刻蚀至少一个凹槽；

在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底。

结合第一方面，在本可能设计中，在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底，包括：

对刻蚀有凹槽的原始单晶片N-的所述正面和所述背面使用硼或者磷进行扩散，在所述正面和所述背面分别形成N+层；

采用减薄工艺去除所述正面的N+层。

结合第一方面的上一可能设计，在本可能设计中，采用减薄工艺去除掉所述正面的N+层之后，所述方法包括：

采用减薄工艺去减薄所述正面上的N-层。