[发明专利]在FDSOI技术中产生本地振荡器讯号的数字倍频器

权利要求书

1.一种无变压器式数字倍频器(DFM)装置，其包含：

一输入，接收一RF_IN讯号以及为该RF_IN讯号的一整数倍数的一RF_OUT输出讯号；

一边缘侦测器，提供比较该RF_IN讯号与一RF_FB讯号以判定该RF_FB讯号领先或者是落后该RF_IN讯号的一量子化或一状态输出；

一状态机，具有数个计数器及抽选电路以提供一数字化输出给调谐该RF_IN讯号与该RF_OUT讯号间的延迟的一数字模拟转换器(DAC)；

一数字延迟锁定回路(DLL)，用于从该RF_IN讯号产生形成一边缘组合器的一输入的数个延迟讯号，其中，该边缘组合器从该DLL取得不同的相位以产生一RF_IN倍增输出讯号作为一第二RF_OUT讯号；

一第一DAC，从该状态机取得该数字字组且提供一模拟控制给该DLL的一供电电路以通过一供电电压来调整一延迟；以及

一第二DAC，从该状态机取得一数字字组且提供模拟控制给该DLL的一背栅极电路以通过一背栅极电压来调整该延迟。

2.如权利要求1所述的DFM装置，还包含一Wi-Fi发送器/接收器。

3.如权利要求1所述的DFM装置，其中，变化该供电电压以改变在该DLL中的至少一延迟单元的一输出时间延迟以同步该RF_OUT讯号与该RF_IN讯号。

4.如权利要求1所述的DFM装置，其中，该DLL的该输出时间延迟也为该背栅极电压的一函数。

5.如权利要求4所述的DFM装置，其中，变化该背栅极电压也改变在该DLL中的至少一延迟单元的一输出时间延迟以同步该RF_OUT讯号与该RF_IN讯号。

6.如权利要求1所述的DFM装置，其中，该状态机还处理该边缘侦测器的一输出以提供驱动该等DAC的一量子化输出集合。

7.如权利要求1所述的DFM装置，还包含含有一系列的计数器及一系列的抽选电路的状态机以便提供驱动该等DAC的该量子化输出集合。

8.如权利要求1所述的DFM装置，其中，使用使用一背栅极的全空乏绝缘体上覆硅(FD-SOI)技术实作该DFM装置。

9.如权利要求1所述的DFM装置，其中，使用具有有一块体层的一装置的部分空乏绝缘体上覆硅(PD-SOI)技术实作该DFM装置。

10.一种使用数字倍频进行低功率可缩放本地振荡器频率产生的方法，其包含：

在一边缘侦测器接收一RF_IN讯号与一RF_FB讯号；

产生判定该RF_FB讯号领先或者是落后该RF_IN讯号的一量子化输出；

用一数字延迟锁定回路(DLL)产生由延迟讯号组成的一第一集合，该数字延迟锁定回路(DLL)从该RF_IN讯号产生由不同相位组成的一集合作为一边缘组合器的输入，其中，该边缘组合器从该数字DLL取得不同的相位且产生被称为一RF_OUT讯号的一RF_IN讯号整数倍增输出；以及

该数字DLL的一输出时间延迟为一供电电压及一背栅极电压的一函数，以及其中，变化该供电电压或背栅极电压以改变一DLL讯号集合的输出时间延迟。

11.如权利要求10所述的方法，其中，该数字DLL的该输出时间延迟也为一背栅极电压的一函数。

12.如权利要求11所述的方法，其中，变化该背栅极电压也改变该RF_IN讯号的一输出时间延迟以产生由多个相位组成的集合用于该边缘组合器。

13.如权利要求10所述的方法，还包含调整该RF_IN讯号及该RF_OUT讯号的电压。

14.如权利要求10所述的方法，还包含在一Wi-Fi发送器/接收器中的一应用。