[发明专利]一种FPGA辅助高性能计算方法及FPGA

说明书

本发明公开了一种FPGA辅助高性能计算方法及FPGA，该方法包括：FPGA对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息；根据校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将校时信号发送至校时装置；其中，参考时间信息为根据系统时钟对应生成的时间信息；本发明通过采用如IRIG‑B码源的校准源作为时钟源，避免了NTP软件校时方式中的网络延迟，以及标准NTP协议本身存在的时间误差；利用FPGA并行处理的特点并采用校时算法进行时钟校准，避免了串行运算方式造成的时间误差，提高了时钟校准的时间精度，从而进一步满足了工业自动化方案的需求。

技术领域

本发明涉及工业自动化领域，特别涉及一种FPGA辅助高性能计算方法及FPGA。

背景技术

随着现代社会科技的发展，在工业自动化领域往往需要精确的时间信息来满足工艺及相关工作的需求。

现有技术中，一般是使用NTP(Network Time Protocol，网络时间协议)软件校时方式，通过采集计算机时间作为时间源，通过处理器进行时钟同步，然后下发给使用装置。理论上看现有的校时方法是有效的，但问题在于计算机通过网络将时间信息下发给处理器就会存在网络延迟；处理器的运算方式为串行方式，对相应工作的开展往往取决于一个周期的工作量，这样就会造成处理器在进行时钟同步的工作时往往没有处于约定的时间节点，而是超前或滞后于时间节点，造成时间误差；并且标准NTP协议本身就存在毫秒级的时间误差，这样就会造成时钟校准出错。因此，如何解决现有的校时方法的时间误差大的问题，提高时钟校准的时间精度，是现今急需解决的问题。

发明内容

本发明的目的是提供一种FPGA辅助高性能计算方法及FPGA，以利用FPGA(Field－Programmable Gate Array，现场可编程门阵列)的并行处理的特点进行时钟校准，解决时间误差过大的问题，提高时钟校准的时间精度。

为解决上述技术问题，本发明提供一种FPGA辅助高性能计算方法，包括：

FPGA对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息；

根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置；其中，所述参考时间信息为根据系统时钟对应生成的时间信息。

可选的，所述FPGA对从校时源获取的原始时间数据进行提取和解析，获取校时时间信息，包括：

利用预设物理接口从所述校时源获取所述原始时间数据对应的电平信号；

将所述电平信号转化为所述原始时间数据，并从所述原始时间数据中提取校时原始时间数据；其中，所述校时原始时间数据为所述原始时间数据中进行校时所需的原始时间数据；

对所述校时原始时间数据进行解析，获取所述校时时间信息。

可选的，所述校时源具体为IRIG-B码源。

可选的，所述根据所述校时时间信息和参考时间信息，利用预设的校时算法计算获取校时信号，并利用数据总线将所述校时信号发送至校时装置，包括：

根据所述校时时间信息和参考时间信息，利用所述校时算法和预设的守时算法计算获取所述校时信号和守时信号；

利用所述数据总线将所述校时信号发送至所述校时装置，并将所述守时信号发送至守时装置。

可选的，所述根据所述校时时间信息和参考时间信息，利用所述校时算法和预设的守时算法计算获取所述校时信号和守时信号之前，还包括：

根据所述系统时钟对应生成所述参考时间信息。

此外，本发明还提供了一种FPGA，包括：