[发明专利]半导体器件

说明书

一种半导体器件包括在半导体衬底上的多个单元栅电极。单元栅电极的端部包括在平行于半导体衬底的表面的方向上延伸的台阶状的垫区域。垂直结构在半导体衬底上并穿过所述多个单元栅电极。垂直结构分别包括沟道层。上外围晶体管设置在半导体衬底上。上外围晶体管包括在比所述多个单元栅电极的水平更高的水平处的上外围栅电极、穿过上外围栅电极并电连接到垫区域的主体图案、以及在上外围栅电极与主体图案之间的栅极电介质层。

技术领域

发明构思涉及半导体器件。

背景技术

为了提高半导体器件的集成度，已经研发了包括在垂直于衬底的方向上 对准的字线的NAND闪存器件。

发明内容

发明构思的方面提供了半导体器件的用于提高集成度的结构。

根据发明构思的一些示例实施方式，一种半导体器件包括半导体衬底、 在半导体衬底上的多个单元栅电极、在半导体衬底上的垂直结构、以及在半 导体衬底上的上外围晶体管。所述多个单元栅电极可以一个堆叠在另一个的 顶部上并在平行于半导体衬底的表面的方向上延伸。所述多个单元栅电极可 以包括在所述多个单元栅电极的端部处以台阶方式布置的垫区域。垂直结构 可以穿过所述多个单元栅电极。垂直结构可以分别包括沟道层。上外围晶体 管可以包括在比所述多个单元栅电极的水平更高的水平处的上外围栅电极、 穿过上外围栅电极并电连接到垫区域的主体图案、以及在上外围栅电极与主 体图案之间栅极电介质层。

根据发明的一些示例实施方式，一种半导体器件包括半导体衬底、在半 导体衬底上的存储单元阵列、以及在半导体衬底上的外围电路。存储单元阵 列可以包括第一字线和垂直结构。第一字线可以在垂直于半导体衬底的表面 的方向上一个堆叠在另一个的顶部上。垂直结构可以穿过第一字线。垂直结 构可以分别包括沟道层和连接到沟道层的上部区域的漏极。第一字线可以包 括在第一字线的端部处的台阶状的第一垫区域。台阶状的第一垫区域可以在 平行于半导体衬底的表面的方向上延伸。外围电路可以包括电连接到垫区域 的上电路。上电路可以包括在比第一字线的水平更高的水平处的上外围栅电 极。上电路可以包括穿过上外围栅电极并电连接到台阶状的第一垫区域的主 体图案。上电路可以包括在上外围栅电极与主体图案之间的上栅极电介质 层。

根据发明构思的一些示例实施方式，一种半导体器件包括衬底、在衬底 上一个堆叠在另一个的顶部上并在关于衬底的顶表面的垂直方向上彼此间 隔开的多条字线、在垂直方向上延伸穿过所述多条字线的一部分的多个垂直 结构、下接触插塞、在下接触插塞上的上外围晶体管、以及在上外围晶体管 上的上外围布线。所述多条字线的宽度可以随着所述多条字线离衬底的顶表 面的距离增大而减小。所述多条字线可以包括在所述多条字线的端部处的台 阶状的垫区域。下接触插塞可以在所述多条字线的台阶状的垫区域上。下接触插塞可以在垂直方向上延伸。

附图说明

发明构思的以上及另外的方面、特征和效果将由以下结合附图的详细描 述被更清楚地理解，附图中：

图1是根据一些示例实施方式的半导体器件的示意性框图；

图2是示出根据一些示例实施方式的半导体器件的视图；

图3A和3B是示出根据一些示例实施方式的半导体器件的剖视图；

图4A是示出根据一些示例实施方式的半导体器件的一示例的局部放大 图；

图4B是示出根据一些示例实施方式的半导体器件的一修改示例的局部 放大图；

图5A是示出根据一些示例实施方式的半导体器件的一示例的局部放大 图；

图5B是示出根据一些示例实施方式的半导体器件的一修改示例的局部 放大图；

图6是示出根据一些示例实施方式的半导体器件的一修改示例的局部放 大图；