[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

半导体衬底；

在所述半导体衬底上的多个单元栅电极，所述多个单元栅电极一个堆叠在另一个的顶部上并在平行于所述半导体衬底的表面的方向上延伸，所述多个单元栅电极包括在所述多个单元栅电极的端部处以台阶方式布置的垫区域；

在所述半导体衬底上的垂直结构，所述垂直结构穿过所述多个单元栅电极，所述垂直结构分别包括沟道层；以及

在所述半导体衬底上的上外围晶体管，

所述上外围晶体管包括在比所述多个单元栅电极的水平更高的水平处的上外围栅电极、穿过所述上外围栅电极并电连接到所述垫区域的主体图案、以及在所述上外围栅电极与所述主体图案之间的栅极电介质层。

2.根据权利要求1所述的半导体器件，其中所述上外围栅电极与所述半导体衬底的表面之间的距离大于所述垂直结构的上表面与所述半导体衬底的所述表面之间的距离。

3.根据权利要求1所述的半导体器件，还包括：

在所述垫区域上的下接触插塞，

其中所述下接触插塞和所述垫区域彼此接触以形成界面。

4.根据权利要求3所述的半导体器件，其中

所述下接触插塞的上表面彼此共面，以及

所述下接触插塞的所述上表面在比所述垂直结构的上表面的水平更高的水平处。

5.根据权利要求3所述的半导体器件，还包括：

在所述下接触插塞上的连接图案，

其中所述连接图案将所述主体图案和所述下接触插塞彼此电连接。

6.根据权利要求1所述的半导体器件，其中

所述主体图案分别包括具有N型导电性的下杂质区和上杂质区、以及在所述下杂质区与所述上杂质区之间并具有P型导电性的沟道区，以及

所述沟道区与所述上外围栅电极相对。

7.根据权利要求1所述的半导体器件，还包括：

在所述多个单元栅电极上的上栅电极。

8.根据权利要求7所述的半导体器件，其中所述上栅电极和所述上外围栅电极共面。

9.根据权利要求7所述的半导体器件，其中所述上栅电极的材料与所述上外围栅电极的材料相同。

10.根据权利要求9所述的半导体器件，其中所述上栅电极的所述材料与所述多个单元栅电极的材料不同。

11.一种半导体器件，包括：

半导体衬底；

在所述半导体衬底上的存储单元阵列，所述存储单元阵列包括第一字线和垂直结构，所述第一字线在垂直于所述半导体衬底的表面的方向上一个堆叠在另一个的顶部上，所述垂直结构穿过所述第一字线，

所述垂直结构分别包括沟道层和连接到所述沟道层的上部区域的漏极，

所述第一字线包括在所述第一字线的端部处的台阶状的第一垫区域，所述台阶状的第一垫区域在平行于所述半导体衬底的所述表面的方向上延伸；以及

在所述半导体衬底上的外围电路，所述外围电路包括电连接到所述台阶状的第一垫区域的上电路，

所述上电路包括在比所述第一字线的水平更高的水平处的上外围栅电极，

所述上电路包括穿过所述上外围栅电极并电连接到所述台阶状的第一垫区域的主体图案，以及

所述上电路包括在所述上外围栅电极与所述主体图案之间的上栅极电介质层。

12.根据权利要求11所述的半导体器件，还包括：

在所述半导体衬底上的第二字线，其中

所述第一字线和所述第二字线共面，

所述第二字线包括在所述第二字线的端部处的台阶状的第二垫区域，以及

所述台阶状的第二垫区域在平行于所述半导体衬底的所述表面的所述方向上延伸。