[发明专利]差分时钟信号的测试系统及其方法

说明书

本发明公开一种差分时钟信号的测试系统及其方法，通过模拟数字转换器将一组差分时钟信号线的模拟信号转换为数字的第一电压值及第二电压值，以及允许上拉电阻及可编程逻辑组件控制差分时钟信号线的电位及电压，以便可编程逻辑组件读取到第一电压值及第二电压值，并且在两者其中之一与电压端点的电压值相同，或为零伏特或是两者皆为低电位的情况下，产生相应的信息以作为测试结果，用以达成提高测试差分时钟信号线的连接状态的便利性的技术功效。

技术领域

本发明涉及一种测试系统及其方法，特别是能够适用于边界扫描的测试环境，用以测试线路连接状态的差分时钟信号的测试系统及其方法。

背景技术

近年来，随着电子电路的普及与蓬勃发展，为了实现高速率、低噪声、远距离及高准确性的传输，通常是以差分(Differential)信号传输技术来实现，与此同时，高速电路系统的时钟信号基本上也是采用差分时钟(Differential Clock)信号。

一般而言，测试差分信号与差分时钟信号的方式系使用功能测试(FunctionTest)的方式，例如：使用能够抓取100MHz的差分时钟信号的芯片，搭配自行开发的韧体来检测100MHz的差分时钟信号。然而，此方式不但开发成本居高不下，而且也无法进行单端信号的故障检测，故具有差分时钟信号线的连接状态测试不便的问题。

有鉴于此，便有厂商提出边界测试的技术手段，针对差分信号进行测试，然而，此方式虽然能够测试差分信号，但是却无法在不改变硬件架构的前提下，针对差分时钟信号进行测试。换句话说，在边界测试的标准：“IEEE 1149.6”中，仅支持测试差分信号但是不支持测试差分时钟信号。因此，仍然无法有效解决差分时钟信号线的连接状态测试不便的问题。

综上所述，可知现有技术中长期以来一直存在差分时钟信号线的连接状态测试不便的问题，因此实有必要提出改进的技术手段，来解决此问题。

发明内容

本发明披露一种差分时钟信号的测试系统及其方法。

首先，本发明披露一种差分时钟信号的测试系统，应用在边界扫描(BoundaryScan)的测试环境下，此系统包含：待测单元(Unit Under Test,UUT)及测试单元。所述待测单元用以通过一组差分时钟信号线持续提供差分时钟信号，此组差分时钟信号线包含第一差分时钟信号线及第二差分时钟信号线，并且与接地线一并电性连接至连接器。

接着，所述测试单元包含：第一上拉电阻、第二上拉电阻、模拟数字转换器及可编程逻辑组件。其中，第一上拉电阻的一端电性连接电压端点，第一上拉电阻的另一端电性连接第一差分时钟信号线；第二上拉电阻的一端电性连接所述电压端点，第二上拉电阻的另一端电性连接第二差分时钟信号线；模拟数字转换器具有一组模拟输入引脚电性连接此组差分时钟信号线，用以分别将第一差分时钟信号线及第二差分时钟信号线的模拟信号转换为数字信号的第一电压值及第二电压值；可编程逻辑组件具有一组输入输出引脚用以电性连接此组差分时钟信号线及模拟数字转换器，并且自模拟数字转换器读取第一电压值及第二电压值，当第一电压值及第二电压值其中之一与电压端点的电压值相同时，产生相应的开路信息，当第一电压值及第二电压值其中之一为零伏特时，产生相应的接地短路信息，当未产生开路信息及断路信息时，先将连接此组差分时钟信号线的所述输入输出引脚其中之一设为低电平，再读取第一电压值及第二电压值，并且在第一电压值及第二电压值皆为低电平时，产生信号短路信息。