[发明专利]一种多路信号同步输出实现方法及装置

说明书

本发明公开了一种多路信号同步输出实现方法及装置，包括多路信号输出接口，该方法包括：通过CPU接收网络下发的信号输出时刻和用于描述输出信号的输出公式；CPU根据输出公式和信号输出时间对FPGA进行配置，包括配置所述信号输出接口的各路通道输出信号的公式参数、信号输出开始时刻；FPGA跟随外部标准B码时钟信号，控制信号输出开始时刻、结束时刻、以及信号触发时刻；FPGA针对信号输出接口的每个输出点，根据输出公式进行输出信号幅值计算。本发明克服了装置位置分布不同导致信号输出不同步的技术问题，减少了通信延时，保证了实时性，可应用于稳控测试装置。

技术领域

本发明涉及一种多路信号同步输出实现方法及装置，属于继电保护测试技术领域。

背景技术

随着电力系统的发展，电网日益庞大，电网安全稳定控制系统(以下简称稳控系统)越发重要。稳控系统功能的实现往往需要多台电网安全稳定控制装置(稳控装置)互相配合，这就造成了稳控系统功能测试和传统的继电保护不同。稳控功能测试需要对多台稳控装置同步施加测试量。

为此，大部分厂家都开发了针对场内稳控装置的测试系统，以同时给多台稳控装置施加测试量，完成稳控功能的测试。但由于在厂内调试时，稳控装置集中摆放，稳控功能在上述测试系统的帮助下可正常验证。但在工程现场对稳控装置进行功能测试时，对于多机配合功能的验证，由于稳控装置分布于不同的地理位置，各稳控装置时序无法正常配合，导致现有技术中的稳控测试系统无法实现同步给多台稳控装置施加测试量。

发明内容

本发明的目的在于克服现有技术中的不足，提供一种多路信号同步输出实现方法及装置，解决现有技术中面对分布于不同地理位置的装置无法同步输出多路信号的技术问题。

为解决上述技术问题，本发明所采用的技术方案是：一种多路信号同步输出实现方法，包括多路信号输出接口，该方法包括如下步骤：

通过CPU接收网络下发的信号输出时刻和用于描述输出信号的输出公式；

CPU根据输出公式和信号输出时间对FPGA进行配置，包括配置所述信号输出接口的各路通道输出信号的公式参数、信号输出开始时刻；

FPGA跟随外部标准B码时钟信号，控制信号输出开始时刻、结束时刻、以及信号触发时刻；

FPGA针对信号输出接口的每个输出点，根据输出公式进行输出信号幅值计算。

FPGA通过SPI和IO管脚直连方式与信号输出接口的片选引脚及片锁存引脚连接；

FPGA通过公用IO管脚依次将FPGA计算出的信号幅值锁存至信号输出接口寄存器内，通过片选引脚同时触发所有信号输出接口开始输出信号。

CPU和FPGA采用高速并行总线连接，CPU和运行于PC机的测试软件进行网络通信，测试软件指定状态序列、每个状态序列输出的公式参数、每个状态序列输出的时间、实验开始的时间，CPU获取测试软件传送的信息转送至FPGA。

FPGA外围扩展对时接口，接收光B码或电B码时钟信号，用于维护内部同步时间。

FPGA根据外部的B码时钟信号产生内部1PPS信号，FPGA依据次秒以下时间和触发频率确定信号触发时刻。

FPGA触发信号输出的频率为整数。

FPGA输出的信号包含整秒时刻的数据，每秒动态调整同步精度。

FPGA每次触发信号输出接口输出时刻需超前理论时间一个信号输出接口的转换时间。

所述输出信号的幅值计算公式如下：

r＝Amp*Cos(2πf(T2-T1)+θ)