[发明专利]一种多路信号同步输出实现方法及装置

权利要求书

1.一种多路信号同步输出实现方法，包括多路信号输出接口，其特征在于，该方法包括如下步骤：

通过CPU接收网络下发的信号输出时刻和用于描述输出信号的输出公式；

CPU根据输出公式和信号输出时间对FPGA进行配置，包括配置所述信号输出接口的各路通道输出信号的公式参数、信号输出开始时刻；

FPGA跟随外部标准B码时钟信号，控制信号输出开始时刻、结束时刻、以及信号触发时刻；

FPGA针对信号输出接口的每个输出点，根据输出公式进行输出信号幅值计算。

2.根据权利要求1所述的多路信号同步输出实现方法，其特征在于，FPGA通过SPI和IO管脚直连方式与信号输出接口的片选引脚及片锁存引脚连接；

FPGA通过公用IO管脚依次将FPGA计算出的信号幅值锁存至信号输出接口寄存器内，通过片选引脚同时触发所有信号输出接口开始输出信号。

3.根据权利要求1所述的多路信号同步输出实现方法，其特征在于，CPU和FPGA采用高速并行总线连接，CPU和运行于PC机的测试软件进行网络通信，测试软件指定状态序列、每个状态序列输出的公式参数、每个状态序列输出的时间、实验开始的时间，CPU获取测试软件传送的信息转送至FPGA。

4.根据权利要求1所述的多路信号同步输出实现方法，其特征在于，FPGA外围扩展对时接口，接收光B码或电B码时钟信号，用于维护内部同步时间。

5.根据权利要求1所述的多路信号同步输出实现方法，其特征在于，FPGA根据外部的B码时钟信号产生内部1PPS信号，FPGA依据次秒以下时间和触发频率确定信号触发时刻。

6.根据权利要求1所述的多路信号同步输出实现方法，其特征在于，FPGA触发信号输出的频率为整数。

7.根据权利要求6所述的多路信号同步输出实现方法，其特征在于，FPGA输出的信号包含整秒时刻的数据，每秒动态调整同步精度。

8.根据权利要求7所述的多路信号同步输出实现方法，其特征在于，FPGA每次触发信号输出接口输出时刻需超前理论时间一个信号输出接口的转换时间。

9.根据权利要求1所述的多路信号同步输出实现方法，其特征在于，所述输出信号的幅值计算公式如下：

r＝Amp*Cos(2πf(T2-T1)+θ)

其中：f表示配置输出的余弦波的基波频率；Amp表示幅值；θ表示相角；T1表示状态输出时刻，单位为s；T2表示当前时刻，单位为s，T2＝T1+(N/Fs)；Fs表示信号输出接口的信号输出频率；N为正整数。

10.多路信号同步输出实现装置，其特征在于，所述装置包括：

CPU，用于接收网络下发的信号输出时刻和用于描述输出信号的输出公式；

GPS北斗授时模块，用于提供标准B码时钟信号；

FPGA，跟随外部标准B码时钟信号，用于控制信号输出开始时刻、信号结束时刻、信号触发时刻，以及计算输出信号幅值；

多个信号输出接口，用于同步输出多路信号；

所述CPU根据输出公式和信号输出时间对FPGA进行配置，包括配置所述信号输出接口的各路通道输出信号的公式参数、信号输出开始时刻。