[发明专利]一种FPGA焊点电阻检测电路

说明书

技术领域

本发明属于电子技术与可靠性技术领域，具体涉及一种FPGA焊点电阻检测电路。

背景技术

随着电子技术的发展，FPGA应运而生，且在电路系统中的应用也日益广泛。在航天等领域，FPGA的使用因任务的日益复杂也越来越多。航天领域的特殊需求，对其中的电子系统等装备的可靠性要求很高。而航天产品的微振动、交变温度应力等，容易使电路系统中的焊点特别是大型BGA封装的焊点发生失效。对焊点失效的提前预测，可有效的预防故障的发生，对系统的可靠性提升具有重要作用。

故障与健康管理等领域的有关研究表明，焊点的失效，前期表现为焊点电阻的增加。因此，对FPGA的焊点电阻进行测量，可有效预测FPGA焊点失效，对包含FPGA的电子系统的可靠性保证，具有重要作用。航天系统的资源、能量有限，这要求检测系统尽量少的使用系统硬件资源，并具有较低的功耗。

为了满足上述资源、能源的需求，借鉴当前焊点故障检测方法，提出一种可以将被检测焊点用于FPGA功能设计的FPGA焊点电阻低功耗在线检测电路。

发明内容

本发明所要解决的技术问题是提供一种FPGA焊点电阻检测电路。

本发明的FPGA焊点电阻检测电路 包括内部检测电路和外部检测电路；

所述的内部检测电路，包括FPGA内部的测试逻辑、多路选择器和连接线路，基于时分复用，测试逻辑输出控制信号控制多路选择器选择功能信号Sig或者检测信号，多路选择器的输出连接到测试逻辑；

所述的时分复用，是指小部分时间用于测试，大部分时间用于输出Sig；所述的小部分时间用于测试，指测试逻辑对FPGA引脚的焊点电阻进行测试；所述的测试逻辑对FPGA引脚的焊点电阻进行测试，是指测试信号先输出低电平信号，对引脚寄生电容C0和外部电路进行放电，将FPGA引脚电压放电到0V，然后测试信号输出高电平，将FPGA引脚电压提高，由反馈信号检测从低电平到高电平的变化时刻，从充电到前述变化时刻的时间可以单调递增的表征FPGA引脚焊点电阻R0的大小；所述的大部分时间用于输出Sig，指多路选择器选择Sig输出到FPGA引脚；

所述的外部检测电路由一个电阻器R2和两个电容器C1和C2组成；所述的电阻器R2的两端分别与电容器C1和电容器C2连接；所述的电容器C1和电容器C2的没有与R2连接的一端接地；所述的电阻器R2与电容器C1连接的一端与FPGA的引脚连接，电阻器R2与电容器C2连接的一端为Sig_R信号。

本发明的FPGA焊点电阻检测电路的具有以下优点：

1.本发明的FPGA焊点电阻检测电路可以对FPGA引脚焊点进行在线检测，即被检测焊点电阻的FPGA引脚可以用作低频信号输出引脚，节省FPGA的引脚资源。

2.本发明的FPGA焊点电阻检测电路只检测一个焊点，只需要3个外部电阻和电容，布局布线具有灵活性。

3.本发明的FPGA焊点电阻检测电路具有很低的测试功率，节约能源。

附图说明

图1为本发明的FPGA焊点电阻检测电路的结构图；

图2为本发明的FPGA焊点电阻检测电路的内部检测电路的工作原理图；

图3为本发明的FPGA焊点电阻检测电路提供的实验测得的时间与电阻之间的关系示意图。

具体实施方式

下面结合附图和实施例详细说明本发明。

本实施例不以任何形式限制本发明，凡采取等同替换的方式所获得的技术方案，均落在本发明的保护范围内。

本发明的FPGA焊点电阻检测电路检测电路包括内部检测电路和外部检测电路；

所述的内部检测电路，包括FPGA内部的测试逻辑、多路选择器和连接线路，基于时分复用，测试逻辑输出控制信号控制多路选择器选择功能信号Sig或者检测信号，多路选择器的输出连接到测试逻辑；

所述的时分复用，是指小部分时间用于测试，大部分时间用于输出Sig；所述的小部分时间用于测试，指测试逻辑对FPGA引脚的焊点电阻进行测试；所述的测试逻辑对FPGA引脚的焊点电阻进行测试，是指测试信号先输出低电平信号，对引脚寄生电容C0和外部电路进行放电，将FPGA引脚电压放电到0V，然后测试信号输出高电平，将FPGA引脚电压提高，由反馈信号检测从低电平到高电平的变化时刻，从充电到前述变化时刻的时间可以单调递增的表征FPGA引脚焊点电阻R0的大小；所述的大部分时间用于输出Sig，指多路选择器选择Sig输出到FPGA引脚；