[发明专利]一种自适应多通道串行脉冲压缩控制方法

说明书

本发明公开了一种自适应多通道串行脉冲压缩控制方法，该方法的步骤为：步骤1、通道数配置；步骤2、根据通道数，进行配置回波缓存存储器；步骤3、匹配系数配置；步骤4、距离徙动自适应补偿：数据总线将脉冲压缩起始调整点位置传输至脉压计算单元，进行距离徙动自适应补偿；步骤5、通过串行处理进行多通道脉冲压缩：通过在脉冲压缩模块中的可配置FFT模块的初始配置为FFT模式，采集指示信号后启动脉压计算单元进行多通道脉冲压缩操作。本发明适应反舰雷达导引头低成本小型化的发展需求，有效降低系统对FPGA性能的要求；可降低数字信号处理成本及外围电路的复杂度，可实现小型化；设计简单，计算量小，通用性好，易于工程实现。

技术领域

本发明涉及雷达技术领域，特别涉及一种自适应多通道串行脉冲压缩控制方法。

背景技术

反舰雷达导引头通过主动发射机主动发送信号，目标回波信号通过接收天线接收，通过高频收发组件、中频收发组件调理后，到达信号处理机，经数模转换得到目标回波数据。对天线和通道、方位差通道、俯仰差通道及保护通道四路回波信号进行正交变换、低通滤波及脉冲压缩等信号预处理操作，为后续目标检测提供目标数据。

脉冲压缩一般有两种实现方式，一种是在时域采用乘累加实现，另一种是利用频域傅里叶变换实现。脉冲压缩点数大于32点时，频域实现较时域实现有较快的运算速度，并且点数越大，优势越明显。通常信号预处理在FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)中实现，采用频域处理方法，四通道中频回波分别并行运算，各通道独立完成脉冲压缩。但在FPGA资源紧张时，此方法占用FPGA乘法器资源过多，对FPGA内部逻辑布局布线约束要求较高，不利于设计实现；同时小型化低成本设计中，不利于用低性能低成本的FPGA替代高性能FPGA，难于降低硬件规模及硬件成本。另一方面，在单脉冲体制雷达中，当弹目距离变化较快时，一帧回波信号中每个重复周期目标回波会产生距离徙动，当距离徙动大于四分之一个距离分辨单元，需要进行补偿。通常补偿采用包络移位插值法或频域校正法，但运算量较大，占用过多处理时间。

通过专利检索，专利文献《高速实时脉冲压缩算法》(申请号：201310011047.3，公开号：103926567B)，公开了一种高速实时脉冲压缩方法，首先选择调频信号和距离等参数，其次读入调频信号，根据不同雷达参数进行相应点数FFT(Fast Fourier Transformation，快速傅氏变换)运算，复乘及IFFT(快速傅里叶反变换)运算，最终给出归一化结果。

专利文献《基于FPGA的脉冲压缩优化算法》(申请号：201110156311.3，公开号：102353940B)，公开了一种基于FPGA的脉冲压缩优化算法，主要解决资源占用问题。首先将正弦和余弦存入FPGA的ROM，其次对脉冲信号做FFT处理，同时通过查表生成匹配函数，复乘后做IFFT变换。

专利文献《一种超低旁瓣的脉冲压缩方法》(申请号：201710103966.1)，首先发射线性调频信号，设计加窗函数，发射信号为加窗后，其次接收信号做匹配及旁瓣抑制滤波。

文献《基于FPGA的脉冲压缩仿真与实现》(“电子设计工程”，Vol.17No.4,Apr.2009)给出一种基于FPGA分布式算法的时域脉冲压缩实现结构，利用图形编辑和VHDL硬件描述语言混合编程，完成脉冲压缩处理各模块设计以及波形仿真。

文献《线性调频信号基于FPGA IP核的脉冲压缩设计》(“现代电子技术”，Vol.34No.10,May.2011)提出一种基于FPGA IP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。

本发明公开的一种自适应多通道串行脉冲压缩控制方法利用一个FFT IP核复用完成多通道的脉冲压缩及距离徙动补偿，达到降低FPGA资源的目的，上述检索到的文献与本发明的相关性不大。

发明内容