[发明专利]一种MIMO雷达导引头的中频信号源及其信号产生方法

说明书

一种MIMO雷达导引头的中频信号源及其信号产生方法，FPGA控制电路，用于产生时序控制信号和噪声参数，并控制DDS组电路产生正交宽带中频噪声信号，DDS组电路电性连接FPGA控制电路，用于在FPGA控制电路的控制下产生正交宽带中频噪声信号，时钟分配电路电性连接FPGA控制电路和DDS组电路，用于在FPGA控制电路的控制下产生同步时钟信号发送给DDS组电路，存储电路电性连接FPGA控制电路，用于存储FPGA控制电路产生的大量噪声参数。本发明充分利用了FPGA芯片编程灵活和专用DDS芯片频率精度高的特点，所产生的MIMO雷达中频正交信号频率分辨率为0.8149Hz，中频带宽最高可达1350MHz，比采用FPGA和高速DA结构的方式高出一个数量级。

技术领域

本发明涉及MIMO雷达导引头正交波形产生领域，尤其涉及一种MIMO雷达导引头的中频信号源及其信号产生方法。

背景技术

与常规相控阵导引头相比，MIMO导引头额主要技术优势主要体现在以下几个方面：反隐身能力强、综合孔径提高测角精度、具有较宽的照射波束、抗杂波能力强等。正交波形的设计、产生和优化是MIMO雷达导引头的重要研究方向，目前我国正在开展MIMO雷达技术在导引头上应用的理论研究和试验平台研究，为了实现波形正交捷变的MIMO雷达发射信号，MIMO雷达导引头的中频正交波形产生的设计显得十分必要。

现在雷达信号的产生主要有两种方式：直接模拟频率合成，以及采用FPGA和高速DA结构。

直接模拟频率合成的原理是采用对一个或多个基准信号进行倍频、分频、混频及模拟开关操作产生所需的频率。这种方式存在频率变换速度快稳定度高的优点，但是因为其调试不易、杂散抑制难、系统复杂成本高的缺点，现在该方式在雷达工程中已经很少使用。

采用FPGA和高速DA结构的方式的原理是在FPGA内部产生一个DDS软核，经过高速DA产生模拟信号输出。这种方法具有波形产生灵活的特点，但是这种方式在DA后还要加模拟调制器和混频器，这部分电路都是工作在模拟部分，在I/Q相位对齐和噪声抑制方面都有一定困难。另外，这种方式由于是在FPGA内部产生DDS软核，其系统时钟和存储容量都会受到FPGA芯片的限制，其中心频率一般很难做到很高。

需要一种更适合MIMO雷达导引头的中频信号源的设计以满足其大带宽、正交波形的要求。

发明内容

本发明提供一种MIMO雷达导引头的中频信号源及其信号产生方法，充分利用了FPGA芯片编程灵活和专用DDS芯片频率精度高的特点，所产生的MIMO雷达中频正交信号频率分辨率为0.8149Hz，中频带宽最高可达1350MHz，比采用FPGA和高速DA结构的方式高出一个数量级。

为了达到上述目的，本发明提供一种MIMO雷达导引头的中频信号源，包含：

FPGA控制电路，用于产生时序控制信号和噪声参数，并控制DDS组电路产生正交宽带中频噪声信号；

DDS组电路，其电性连接FPGA控制电路，用于在FPGA控制电路的控制下产生正交宽带中频噪声信号；

时钟分配电路，其电性连接FPGA控制电路和DDS组电路，用于在FPGA控制电路的控制下产生同步时钟信号发送给DDS组电路；

存储电路，其电性连接FPGA控制电路，用于存储FPGA控制电路产生的大量噪声参数。

所述的DDS组电路包含：多个DDS模块，每个DDS模块分别连接FPGA控制电路和时钟分配电路，每个DDS模块分别产生一个通道的信号。

所述的DDS模块进一步包含：

DDS芯片，其电性连接FPGA控制电路和时钟分配电路，用于在FPGA控制电路的控制下产生正交宽带中频噪声信号；