[发明专利]一种应用于同步时钟的译码器系统

说明书

技术领域

本发明涉及网络安全领域，具体的说，是一种应用于同步时钟的译码器系统。

背景技术

在电力系统中，电网的运行状态瞬息万变，电网调度实行分层管理，调动管理中心远离现场，为保证电网安全和经济运行，各种以计算机技术各通讯技术为基础的自动化装置被广泛应用，如调度自动化系统、故障录波装置、微机继电器保护装置、事件顺序记录装置等控制装置，随着电厂、变电站自动化水平的提高，电力系统对全站统一时钟的要求越来越迫切，有统一的时钟，即可实现全站系统在统一的时间基准下的运行监控，也可以通过各开关的先后顺序来分析事故的原因及发展过程，因此电力系统的安全、稳定、可靠运行对时钟的基准统一及精度的要求进一步提高，所以逐渐建立统一的时间同步系统已经显得十分迫切和必要。

译码器作为一种多输入多输出的组合逻辑电路，在时间同步系统中起着重要的作用，目前市场上的译码器在译码过程中出现状态量不能得到有效控制的问题，使得时间同步系统在进行编译码时不能高效率的完成，导致系统出现偏差和错误。

发明内容

本发明的目的在于提供一种应用于同步时钟的译码器系统，采用模块化的方式，改变译码器在译码过程中对状态量的控制，实现同步时钟理想的译码效果。

本发明通过下述技术方案实现：一种应用于同步时钟的译码器系统，包括时序电路和同步电路，所述时序电路连接同步电路，所述同步电路连接有数据输入端口，所述数据输出端口连接有数据处理单元，所述数据处理单元与时序电路连接，所述数据处理单元连接有状态量寄存器，所述状态量寄存器与时序电路连接，所述数据处理单元包括对通过数据输入端口传输的数据进行计算处理，所述状态量寄存器用于记录经数据处理单元计算后的数据信息，所述同步电路用于保持译码器中所有操作在相同的时钟控制下完成。

进一步的为更好地实现本发明，特别采用下述设置结构：所述时序电路还连接有路径存储器和路径选择器，所述路径存储器与数据处理单元连接，所述路径选择器与同步电路相连，所述路径存储器利用回溯译码的方式存储保留路径，所述路径选择器主要负责比较所有的路径度量，选出最小的路径度量。

进一步的为更好地实现本发明，特别采用下述设置结构：所述路径存储器和路径选择器共同连接有输出缓冲器。

进一步的为更好地实现本发明，特别采用下述设置结构：所述时序电路和数据输入端口均作为译码器的输入端连接同步时钟，所述时序电路实现译码器中的各模块的同步运行，所述数据输入端口完成接收数据实现译码器的译码过程。

进一步的为更好地实现本发明，特别采用下述设置结构：所述输出缓冲器作为输出端负责完成译码输出。

本发明与现有技术相比，具有以下优点及有益效果：

本发明在进行数据处理时采用模块化的方式，对每个模块进行数据处理，在后续进行回溯译码时，译码深度为12，采用增加一个输入脉冲来扩大频率，不影响系统其他模块正常的运行，同时也保证译码的正常输出，实现同步时钟理想的译码效果。

附图说明

图1为本发明的结构示意图。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

值得注意的是，在本发明的实际应用中，不可避免的会应用到软件程序，但申请人在此声明，该技术方案在具体实施时所应用的软件程序皆为现有技术，在本申请中，不涉及到软件程序的更改及保护，只是对为实现发明目的而设计的硬件架构的保护。

实施例1：

如图1所示，一种应用于同步时钟的译码器系统，包括时序电路和同步电路，所述时序电路连接同步电路，所述同步电路连接有数据输入端口，所述数据输出端口连接有数据处理单元，所述数据处理单元与时序电路连接，所述数据处理单元连接有状态量寄存器，所述状态量寄存器与时序电路连接，所述数据处理单元包括对通过数据输入端口传输的数据进行计算处理，所述状态量寄存器用于记录经数据处理单元计算后的数据信息，所述同步电路用于保持译码器中所有操作在相同的时钟控制下完成。

实施例2：

本实施例是在上述实施例的基础上进一步优化，如图1所示，进一步的为更好地实现本发明，特别采用下述设置结构：所述时序电路还连接有路径存储器和路径选择器，所述路径存储器与数据处理单元连接，所述路径选择器与同步电路相连，所述路径存储器利用回溯译码的方式存储保留路径，所述路径选择器主要负责比较所有的路径度量，选出最小的路径度量。