[发明专利]一种基于阈值电压基准的PUF电路

说明书

本发明公开了一种基于阈值电压基准的PUF电路，包括阈值电压基准阵列、行译码器、列译码器和数字比较器，PUF电路的输入端分别与行译码器的输入端和列译码器的输入端相连，行译码器的输出端通过阈值电压基准阵列与列译码器相连，列译码器的输出端与数字比较器的输入端相连；阈值电压基准阵列包括至少两个相同的单个电压基准电路，单个电压基准电路包括零阈值NMOS管、第一高阈值PMOS管和第二高阈值PMOS管；数字比较器包括第一PMOS管、第一NMOS管、第二NMOS管、采样电容、与门和双向计数器，双向计数器的输出端作为PUF电路的输出端。本发明的PUF电路，不仅在唯一性和可靠性方面都具有很强的竞争力，而且功耗低。

技术领域

本发明涉及一种用于防伪、认证、密钥管理的电路，特别是涉及一种基于阈值电压基准的PUF电路，属于集成电路技术领域。

背景技术

物联网(IoT)市场的蓬勃发展，人们迫切希望通过有限的芯片资源来确保设备安全和信息隐私。作为一个轻量级的安全的原始密钥管理和设备标识/认证，物理不可克隆性质函数(PUF)做出了伟大的承诺。在芯片制造过程中，它从不可控制和不可预测的过程变化中提取到可靠和独特的激励-响应对(CRPs)。与传统的在非易失性存储器中存储私钥的密钥管理方法相比，PUF加密组件将秘密信息嵌入其自身的物理结构中。因此，它能抵抗广泛的侵袭性或半侵袭性的攻击。

尽管PUF具有安全优势，但考虑在开放环境中，可靠性和低功耗仍然是物联网应用的关键因素。许多最先进的基于PUFs的硅基已经被应用于面对这些挑战。Mathew等(S.Mathew et al.，―A0.19pJ/b PVT-variation-tolerant hybrid physicallyunclonable function circuit for 100％stable secure key generation in22nmCMOS，”in Proc.2014IEEE Int.Solid-State Circuits Conf.(ISSCC)，San Francisco，CA，Feb.2014，pp.278–279.)提出了两个PUFs：1)一个混合延迟/交叉耦合的PUF电路；2)交叉耦合反相器老化硬化技术来加强两者之间的不匹配。时间多数投票(TMV)和软暗位掩蔽技术也被应用于进一步提高对大功率能源消耗和芯片面积的鲁棒性。在A.Alvarez,W.Zhao，and M.Alioto，―15fJ/b static physically unclonable functions forsecure chip identification with2％native bit instability and 140x inter/intra puf hamming distance separation in 65nm，”in Proc.2015IEEE Int.Solid-State Circuits Conf.(ISSCC)，San Francisco，CA，Feb.2015，pp.1–3中，提出的基于补充电流-镜像的单稳态PUF在应对操作条件和环境噪声变化能力方面显示出了更先进的鲁棒性。然而，其缺点是在当前镜像阵列中，大的静态电源限制了它在功率约束设计中的应用。