[发明专利]一种基于阈值电压基准的PUF电路

权利要求书

1.一种基于阈值电压基准的PUF电路，其特征在于：包括阈值电压基准阵列、行译码器、列译码器和数字比较器，所述PUF电路的输入端分别与行译码器的输入端和列译码器的输入端相连，所述行译码器的输出端通过阈值电压基准阵列与列译码器相连，所述列译码器的输出端与数字比较器的输入端相连；

所述阈值电压基准阵列包括至少两个相同的单个电压基准电路，所述单个电压基准电路包括零阈值NMOS管、第一高阈值PMOS管和第二高阈值PMOS管；所述零阈值NMOS管的漏极接供电电源的正极，零阈值NMOS管的源极与第一高阈值PMOS管的源极相连，零阈值NMOS管的源极作为单个电压基准电路的输出端与列译码器相连，零阈值NMOS管的栅极与第一高阈值PMOS管的栅极相连，第一高阈值PMOS管的漏极分别与第一高阈值PMOS管的栅极和第二高阈值PMOS管的源极相连，第二高阈值PMOS管的栅极与第二高阈值PMOS管的漏极相连并接地；

所述数字比较器包括第一PMOS管、第一NMOS管、第二NMOS管、采样电容、与门和双向计数器，所述双向计数器的输出端作为PUF电路的输出端；第一PMOS管的源极接供电电源的正极，第一PMOS管的栅极分别与第一NMOS管的栅极和与门的一输入端相连，第一NMOS管的源极与第二NMOS管的漏极相连，第一PMOS管的漏极与第一NMOS管的漏极相连且和与门的另一输入端相连，与门的另一输入端通过采样电容接地，第二NMOS管的源极接地，第二NMOS管的栅极与列译码器的输出端相连，与门的输出端与双向计数器的使能端相连。

2.根据权利要求1所述的一种基于阈值电压基准的PUF电路，其特征在于：所述零阈值NMOS管的源极通过开关与列译码器相连。

3.根据权利要求1所述的一种基于阈值电压基准的PUF电路，其特征在于：所述阈值电压基准阵列为16×16电压基准阵列，16×16电压基准阵列包括16×16个相同的单个电压基准电路。

4.根据权利要求3所述的一种基于阈值电压基准的PUF电路，其特征在于：所述行译码器和列译码器均为4-16多路选择器。

5.根据权利要求3所述的一种基于阈值电压基准的PUF电路，其特征在于：所述PUF电路的输入端输入的激励信号为8位，其中4位激励信号输入行译码器，剩余4位激励信号输入列译码器。

6.根据权利要求1所述的一种基于阈值电压基准的PUF电路，其特征在于：所述双向计数器具有均用于外接的时钟信号端、复位端和计数方向控制端。

7.根据权利要求1所述的一种基于阈值电压基准的PUF电路，其特征在于：所述双向计数器的输出端包括计数位和符号位。