[发明专利]包括页缓冲器的存储装置

说明书

公开了一种包括页缓冲器的存储装置，其包括：存储单元阵列；位线，包括沿着第一方向延伸并交替设置的偶数位线和奇数位线；高速缓存锁存器，包括通过所述偶数位线来与所述存储单元阵列交换数据的偶数高速缓存锁存器和通过所述奇数位线来与所述存储单元阵列交换数据的奇数高速缓存锁存器；2^k条数据线，其分别对应于2^k个输入/输出引脚，其中，k是等于或大于2的自然数；以及列合并单元，其分别被分配给所述输入/输出引脚，并且每个所述列合并单元均用于将所述偶数高速缓存锁存器中的任一个或所述奇数高速缓存锁存器中的任一个联接至与所分配的输入/输出引脚对应的数据线。所述列合并单元在与所述第一方向相交的第二方向上的间距大于所述高速缓存锁存器的间距。

技术领域

各种实施方式总体上涉及存储装置，并且更具体地，涉及包括页缓冲器的存储装置。

背景技术

在易失性存储装置中，虽然写入和读取速度较高，但是当电源中断时存储的数据丢失。在非易失性存储装置中，虽然写入和读取速度相对较低，但是即使电源中断，仍然可以保留所存储的数据。因此，为了存储不管电源如何都应保留的数据，使用非易失性存储装置。非易失性存储装置包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。闪存分为NOR型和NAND型。

在非易失性存储装置中，NAND闪存装置被广泛用作数据存储装置。NAND闪存装置通过使用多个页缓冲器来执行读取和输出存储在存储单元中的数据所必需的操作。

发明内容

在实施方式中，存储装置可以包括存储单元阵列；位线，所述位线包括沿着第一方向延伸并交替设置的多条偶数位线和多条奇数位线；高速缓存锁存器，所述高速缓存锁存器包括通过所述偶数位线来与所述存储单元阵列交换数据的多个偶数高速缓存锁存器和通过所述奇数位线来与所述存储单元阵列交换数据的多个奇数高速缓存锁存器；2^k条数据线，所述2^k条数据线分别对应于2^k个输入/输出引脚，其中，k是等于或大于2的自然数；以及多个列合并单元，所述多个列合并单元分别被分配给所述输入/输出引脚，并且所述多个列合并单元中的每一个均用于将所述偶数高速缓存锁存器中的任一个或所述奇数高速缓存锁存器中的任一个联接至与所分配的所述输入/输出引脚对应的数据线。所述列合并单元在与所述第一方向相交的第二方向上的间距大于所述高速缓存锁存器的间距。

在实施方式中，存储装置可以包括：存储单元阵列；多条位线，所述多条位线联接至所述存储单元阵列，并且包括沿着第一方向延伸并交替设置的多条偶数位线和多条奇数位线；2^k条数据线，所述2^k条数据线分别对应于2^k个输入/输出引脚，其中，k是等于或大于2的自然数；偶数高速缓存锁存器组，所述偶数高速缓存锁存器组包括分别联接至2^k条所述偶数位线并分别分配给所述输入/输出引脚的2^k个高速缓存锁存器；奇数高速缓存锁存器组，所述奇数高速缓存锁存器组包括分别联接至2^k条所述奇数位线并分别分配给所述输入/输出引脚的2^k个高速缓存锁存器；以及多个列合并单元，所述多个列合并单元分别被分配给所述输入/输出引脚，并且用于响应于列选择信号而将包括在所述偶数高速缓存锁存器组中的2^k个所述高速缓存锁存器或包括在所述奇数高速缓存锁存器组中的2^k个所述高速缓存锁存器联接至所述数据线。所述偶数高速缓存锁存器组和所述奇数高速缓存锁存器组中的所述高速缓存锁存器在所述第一方向和与所述第一方向相交的第二方向上具有二维布置。所述列合并单元在所述第二方向上的间距大于所述高速缓存锁存器在所述第二方向上的间距。

附图说明

图1是例示根据本发明的实施方式的存储装置的框图。

图2是例示图1中所示的一个存储块的等效电路图。

图3是说明图1中的页缓冲器的设置以及页缓冲器与位线的联接关系的示图。

图4是描述图3中所示的高速缓存锁存部的输入/输出路径分配和列选择编码的示图。