[发明专利]一种使用SoC进行网络处理加速的方法及系统

权利要求书

1.一种使用SoC进行网络处理加速的方法，其特征在于：

所述SoC包括FPGA模块和HPS模块；

使所述FPGA模块连接内部网口和外部网口，所述内部网口用于接收内部网络数据，所述外部网口用于接收外部网络数据；

在内存中建立数据处理缓存区和待发送缓存区，所述FPGA模块和所述HPS模块均可访问所述数据处理缓存区和所述待发送缓存区；所述数据处理缓存区用于存放需处理的外部网络数据，所述待发送缓存区用于存放经过HPS模块处理待返回至FPGA模块的数据；所述数据处理缓存区包括高优先级子缓存区和普通子缓存区；所述高优先级子缓存区用于存放需要实时处理的外部网络数据，所述普通子缓存区用于存放其他网络数据；

所述FPGA模块通过内部网口接收内部网络数据并进行预处理，将需要HPS模块处理的内部网络数据通过网桥发送至HPS模块；所述FPGA模块通过外部网口接收外部网络数据并进行预处理，将需要HPS模块处理的外部网络数据存放至所述数据处理缓存区；

在HPS模块建立实时监测处理任务，监测所述高优先级子缓存区有数据待处理时，优先处理高优先级子缓存区中需处理的外部网络数据；监测所述高优先级子缓存区无数据待处理时，再检查所述普通子缓存区是否存在数据待处理，有数据时则处理；

所述HPS模块处理内部网络数据后，需返回数据至所述FPGA模块时，将待返回数据通过网桥返回至FPGA模块；所述HPS模块处理外部网络数据后，需返回数据至所述FPGA模块时，将待返回数据存放至待发送缓存区，所述FPGA模块监测到待发送缓存区存在数据待处理时则处理，再通过外部网口发送；

FPGA模块监测到待发送缓存区存在数据待处理时则处理包括消息头转换或填信息，填信息包括填本端信息和/或填校验值信息。

2.如权利要求1所述的一种使用SoC进行网络处理加速的方法，其特征在于：FPGA模块通过内部网口接收内部网络数据并进行预处理包括：按照vlan标识，内部消息头过滤掉不需要HPS模块处理的数据包。

3.如权利要求1所述的一种使用SoC进行网络处理加速的方法，其特征在于：FPGA模块通过外部网口接收外部网络数据并进行预处理包括：解析数据包头、进行类型匹配、过滤不需要处理的数据包、过滤不符合类型的数据包或消息头中的一处或多处进行转换。

4.如权利要求1所述的一种使用SoC进行网络处理加速的方法，其特征在于：所述HPS模块包括多个内核CPU，使其中一个内核CPU绑定实时监测处理任务，专用于监测和处理数据处理缓存区中的数据。

5.一种使用SoC进行网络处理加速的系统，其特征在于：

所述系统包括内部网口、外部网口、FPGA模块、HPS模块和数据缓存模块；所述FPGA模块分别连接内部网口和外部网口，HPS模块和数据缓存模块通过网桥相连，且FPGA模块和HPS模块均可访问所述数据缓存模块；

所述内部网口用于接收内部网络数据；

所述外部网口用于接收外部网络数据；

所述FPGA模块用于通过内部网口接收内部网络数据并对内部网络数据进行预处理，将需要HPS模块处理的内部网络数据通过网桥发送至HPS模块；通过外部网口接收外部网络数据并对外部网络数据进行预处理，将需要HPS模块处理的外部网络数据存放至数据处理缓存区；

所述HPS模块用于监测高优先级子缓存区有数据待处理时，优先处理高优先级子缓存区中需处理的外部网络数据；监测高优先级子缓存区无数据待处理时，再检查普通子缓存区是否存在数据待处理，有数据时则处理；处理外部网络数据后，需返回数据至FPGA模块时，将待返回至FPGA模块的数据存放至待发送缓存区；处理内部网络数据后，需返回数据至FPGA模块时，将待返回至FPGA模块的数据通过网桥返回至FPGA模块；

所述FPGA模块还用于监测到待发送缓存区存在数据待处理时则处理，再通过外部网口发送；

FPGA模块还用于监测到待发送缓存区存在数据待处理时则处理包括消息头转换或填信息，填信息包括填本端信息和/或填校验值信息。