[发明专利]集成电路半定制后端设计布线和优化方法

说明书

本发明公开了一种集成电路半定制后端设计布线和优化方法。步骤S1：后端设计工具导入初始数据。步骤S2：通过后端设计工具添加填充单元，以固定版图初始格局和寄生参数。步骤S3：根据上述初始数据，通过后端设计工具对于各条信号线进行选择性处理，以输出第一布线结果。步骤S4：根据预设的各条信号线的优先级，通过后端设计工具对于上述第一布线结果的时钟信号线优先于常规信号线进行布线，以输出第二布线结果。本发明公开的集成电路半定制后端设计布线和优化方法，在布线阶段进行针对性优化以提高设计效率和设计质量，以便高质高效地完成项目开发周期各个时间节点的目标任务。

技术领域

本发明属于集成电路设计行业设计自动化EDA技术领域，具体涉及一种集成电路半定制后端设计布线和优化方法。

背景技术

随着集成电路制造技术的不断进步，集成电路芯片的尺寸不断缩小。在芯片尺寸缩小的同时，芯片的规模却不断增加，设计复杂度也不断增加。

在集成电路设计行业设计自动化EDA技术领域，芯片的物理布线是整个后端设计流程中的重要一环，由于物理布线过程中设计环节繁多，目前各个设计公司在布线设计和优化过程中没有进行优化设计，使得设计结果不符合预期、设计周期长等问题，最终导致项目开发周期延迟甚至无法接受。

目前，在常规的集成电路设计行业设计自动化EDA技术领域，还没有一种有效的通用方法来提高布线阶段的结果质量，是需要迫切解决的技术问题。

发明内容

本发明针对现有技术的状况，针对上述技术问题，提供一种集成电路半定制后端设计布线和优化方法。

本发明采用以下技术方案，所述集成电路半定制后端设计布线和优化方法包括以下步骤：

步骤S1：后端设计工具导入初始数据；

步骤S2：通过后端设计工具添加填充单元，以固定版图初始格局和寄生参数；

步骤S3：根据上述初始数据，通过后端设计工具对于各条信号线进行选择性处理，以输出第一布线结果；

步骤S4：根据预设的各条信号线的优先级，通过后端设计工具对于上述第一布线结果的时钟信号线优先于常规信号线进行布线，以输出第二布线结果；

步骤S5：通过后端设计工具对于上述第二布线结果进行布线优化，以输出第三布线结果。

根据上述技术方案，在步骤S5中，所述后端设计工具的布线优化处理方式包括但不限于常规时序优化、阻塞优化、DFM优化、噪声优化、DRC优化、天线效应优化、DRV优化和电迁移优化。

根据上述技术方案，在步骤S5之后，还包括步骤S6：

步骤S6：根据上述第三布线结果，通过后端设计工具添加金属层填充物，以输出第四布线结果。

根据上述技术方案，在步骤S6之后，还包括步骤S7：

步骤S7：根据上述第四布线结果，通过后端设计工具输出布线数据。

根据上述技术方案，在步骤S7中，上述布线数据包括但不限于布线结果报告文件、网表文件、物理信息文件和日志文件。

根据上述技术方案，在步骤S1中，上述初始数据包括常规数据集和特有数据集，上述常规数据集包括LEF/LIB/Verilog/DEF/SDC以及金属层填充规则文件，上述特有数据集包括不布线配置文件、提前布线配置文件、选择布线配置文件和删除布线配置文件。

根据上述技术方案，在步骤S3中，所述后端设计工具的选择性处理方式包括：根据上述不布线配置文件，对于部分信号线不进行布线；根据上述提前布线配置文件，对于特殊信号线进行提前布线；根据选择布线配置文件，对于部分信号线进行优先级低于前述提前布线配置文件的二次特殊布线；根据删除布线配置文件，对于已经完成布线的信号线进行删除操作。