[发明专利]基于多核架构高速差分总线的无缝切换快速自恢复方法

权利要求书

1.一种基于多核架构高速差分总线的无缝切换快速自恢复方法，其特征在于：包括如下步骤：

步骤1：利用芯片内部共享RAM，Random-Access Memory区域建立多核数据交互通道，通道个数与核个数成如下公式比例：m为通道个数，n为核个数，同时将各RAM区域进行4K字节对齐，再对RAM区域中的接收数据进行一级缓存备份；

步骤2：根据电力行业保护装置采样需求，定义最小同步中断值，并采用外部最高优先级硬中断方式让各CPU在最小时间内同步响应并处理交换数据；

步骤3：采用特殊中断触发方式，配合多核协同响应技术，启动历史数据存储功能，启动断面保护算法，待通信恢复正常后确保数据源的完整性，完成保护算法的无缝切换，实现断链检测无缝切换技术；

步骤4：将RC，Root Complex，根控制器对EP，End Point，端点的训练过程进行时间片分割，并行处理其他任务，在1/4工频周波内完成链路恢复功能；

所述硬中断方式包括如下步骤：

2.1：中断头处读取数据；

2.2：中断尾部写入数据并更新计数器；

2.3：2核之间一次交互数据的时间可控制在1毫秒以内，即电力二次设备在高速串行总线异常后，可在1毫秒内让CPU上所有核进入协同处理状态，实现快速检测技术；

所述特殊中断触发方式的选取及配置方法如下：

3.1：特殊中断即最高优先级的CPU异常中断在主核上优先级最高；

3.2：中断处理过程时间控制在10微秒内；

3.3：中断结束后触发高优先级实时进程用来处理训练及恢复逻辑，同时屏蔽系统中的链路所有操作，使整个通信恢复过程可控，不受操作系统的影响；

所述链路恢复功能包括：

4.1：运行于高优先级进程并独享控制链路功能，在对EP进行训练和相互协商过程中，交替完成链路初始化、空间定义及历史数据处理功能；

4.2：高速差分总线自恢复过程中，硬件接口采用PCIe2.0；

4.3：将训练过程进行时间片分割，并行处理其他任务，可控制在1/4工频周波内恢复链路。

2.根据权利要求1所述的基于多核架构高速差分总线的无缝切换快速自恢复方法，其特征在于：所述多核交互通道的建立步骤如下：

1.1：各核之间通道独立；

1.2：通道首地址以4K对齐；

1.3：互斥逻辑双备份：读写指针由2个相同的16位计数器组成，高低16位互为备份，以32位存储方式定义在RAM中，当读取的高低16位计数器不一致时，说明正在更新写入指针，数据交互区禁止访问，读取进入循环等待状态；为确保异常时恢复过程中数据完整性，在RAM区开辟数据FIFO，通过一级缓存方式交替写入数据，防止读取数据不一致的情况发生。

3.根据权利要求1所述的基于多核架构高速差分总线的无缝切换快速自恢复方法，其特征在于：所述最小同步中断值采用500微秒。