[发明专利]用于静态随机存取存储器(SRAM)自定时器的挠曲电路有效
| 申请号： | 201711088611.6 | 申请日： | 2017-11-08 |
| 公开（公告）号： | CN108074608B | 公开（公告）日： | 2021-10-15 |
| 发明（设计）人： | 凡卡崔汉文·宾维杰亚拉梵;S·奇丹巴兰;伊戈尔·阿尔寿威士基 | 申请（专利权）人： | 马维尔亚洲私人有限公司 |
| 主分类号： | G11C11/417 | 分类号： | G11C11/417;G11C7/22 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 新加坡*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 静态 随机存取存储器 sram 定时器 挠曲 电路 | ||
1.一种存储器电路，包含：
第一晶体管，其具有连接至电容器的漏极，连接至反相器的输入的栅极，以及连接至接地的源极；
第二晶体管，其具有连接至该电容器的漏极，以及连接至该反相器的该输入的栅极；
第三晶体管，其具有连接至该反相器的输出的源极，连接至该第二晶体管的源极的漏极，以及连接至该反相器的该输入的栅极；以及
第四晶体管，其具有连接至该第三晶体管的该源极的源极，连接至接地的漏极，以及连接至该电容器的栅极。
2.如权利要求1所述的存储器电路，其中，该反相器的该输入通过输入电路耦合至输入节点。
3.如权利要求2所述的存储器电路，其中，该输入电路更包含：
第五晶体管，其具有连接至电压电源供应的源极，以及连接至该输入节点的栅极；
第六晶体管，其具有连接至该第五晶体管的一漏极的漏极，以及连接至该电压电源供应的栅极；以及
第七晶体管，其具有连接至该第六晶体管的源极的漏极，连接至该输入节点的栅极，以及连接至接地的源极。
4.如权利要求3所述的存储器电路，其中，该第五晶体管为PFET晶体管，以及该第六晶体管及该第七晶体管为NFET晶体管。
5.如权利要求1所述的存储器电路，其中，该电容器包含第五晶体管，其中，该第五晶体管的栅极连接至该第二晶体管的该漏极，以及该第五晶体管的源极连接至该第五晶体管的漏极。
6.如权利要求5所述的存储器电路，其中，该第五晶体管为NFET晶体管。
7.如权利要求1所述的存储器电路，其中，该反相器包含至少两个晶体管。
8.如权利要求7所述的存储器电路，其中，该至少两个晶体管包含一PFET晶体管与一NFET晶体管。
9.如权利要求1所述的存储器电路，其中，该第一晶体管为NFET晶体管。
10.如权利要求1所述的存储器电路，其中，该第二晶体管、该第三晶体管及该第四晶体管为PFET晶体管。
11.如权利要求1所述的存储器电路，其中，该电路包含静态随机存取存储器(SRAM)电路。
12.如权利要求1所述的存储器电路，其中，在该反相器的该输入变为低电平时，该电容器充电，该第四晶体管会导通，以及输出节点从低电平转变为高电平。
13.如权利要求1所述的存储器电路，更包含至该电路的电压电源供应输入，在该电压电源供应输入的低电压值时，该电路的自定时器延迟增加。
14.如权利要求13所述的存储器电路，其中，在该电压电源供应输入的高电压值时，该电路的自定时器延迟是在一稳定值。
15.一种存储器电路的挠曲电路，包含：
第一NFET晶体管，其具有连接至电容器的漏极，连接至反相器的输入的栅极，以及连接至接地的源极；
第一PFET晶体管，其具有连接至该电容器的漏极，以及连接至该反相器的该输入的栅极；
第二PFET晶体管，其具有连接至该反相器的输出的源极，连接至该第一PFET晶体管的源极的漏极，以及连接至该反相器的该输入的栅极；以及
第三PFET晶体管，其具有连接至该第二PFET晶体管的该源极的源极，连接至接地的漏极，以及连接至该电容器的栅极，
其中，该反相器的该输入通过输入电路耦合至输入节点。
16.如权利要求15所述的挠曲电路，其中，在该反相器的该输入变为低电平时，该电容器充电，该第三PFET晶体管会导通，以及输出节点从低电平转变为高电平。
17.如权利要求15所述的挠曲电路，更包含至该输入电路的电压电源供应输入，在该电压电源供应输入的低电压值时，该存储器电路的自定时器延迟增加。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于马维尔亚洲私人有限公司，未经马维尔亚洲私人有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711088611.6/1.html，转载请声明来源钻瓜专利网。
