[发明专利]片上系统可编程器件的系统启动自检测的装置及方法

说明书

技术领域

本发明涉及计算机服务器技术领域，具体涉及一种基于片上系统可编程器件的系统启动自检测的装置及方法。

背景技术

众所周知，服务器是整个网络系统和计算平台的核心，许多重要的数据都保存在服务器上，很多网络服务都在服务器上运行，因此服务器性能的好坏决定了整个应用系统的性能。

服务器中的BMC(Baseboard Management Controller，基板管理控制器)部分担负着监测和控制服务器的功能，其作用在服务器中显得格外重要，在BMC国产化的过程中，使用SoC(System on chip，片上系统)FPGA替代原有BMC芯片，实现BMC功能中的各个接口功能，成为一种可行的解决方案。SoC FPGA是一种集成了ARM MPU、内核和各种设备的可编程逻辑系统，具有较高的集成性和较低的成本，并且使得产品开发周期大大缩短。但是在开发过程中，由于涉及到硬件板卡开发、软件内核嵌入式开发和逻辑开发，其稳定性相当重要。SoC系统无法正常启动的问题，就是不稳定的表现之一。此时逻辑部分可以运行，但内核和应用程序则处于卡死状态，无法正常运行，系统和应用程序无法正常工作。这种问题发生的概率很低，而且无法快速定位是硬件问题、软件问题还是逻辑问题，但一旦发生，将会产生不可预估的后果。并且定位问题的周期不确定，会严重影响产品开发进程。

目前针对SoC FPGA实现BMC功能的方案实施过程中出现的SoC系统低概率启动不起来的问题，只能在问题出现时，进行人工硬件复位的方式解决。而且由于出现的概率较低，不易复现问题。无法预知问题出现的时间和概率，人工进行复位的方法在正式工作是会带来很大的问题，如果复位不及时，BMC会无法正常工作。

故，针对上述现有存在的问题，实有必要进行开发研究，以提供一种方案，能够解决目前存在的问题复现的概率低、无规律，并且定位问题难度较大，周期较长的问题。

发明内容

为解决上述技术问题，本发明提供是一种基于片上系统可编程器件的系统启动自检测的方案，具体如下：

第一方面，本发明提供一种基于片上系统可编程器件的系统启动自检测的装置，包括硬核处理器系统和片上系统可编程逻辑器件，硬核处理器系统包括ARMMPU，可编程逻辑器件与硬核处理器系统可进行通信，硬核处理器系统到可编程逻辑器件有专门的重置接口，通过该接口，可编程逻辑器件发送控制信号对硬核处理器系统进行复位操作。

进一步的，可编程逻辑器件为FPGA或CPLD。

进一步的，HPS包括ARM MPU和GPIO控制器，可编程逻辑器件包括计数器和启动检测模块。

进一步的，GPIO控制模块由ARM MPU控制，向可编程逻辑器件的启动检测模块反馈GPIO信号，该信号默认为高电平，计数器模块使用外部提供的时钟，为启动检测模块提供时间计数，当片上系统上电后，会加载可编程逻辑程序，可编程逻辑程序加载到可编程逻辑器件内部，在片上系统上电加载完可编程逻辑之后，计数器开始工作；启动检测模块分别接收计数器模块给过来的时间计数和HPS发送的GPIO信号，在规定的时间内判断HPS发送的GPIO信号是否为高，如果为高，则通过控制信号将HPS进行复位，系统重新启动，若为低，则不作动作。

进一步的，在HPS复位后，系统重新启动，计数器也将被复位，重新计数。

进一步的，ARM MPU采用CPU代替。

第二方面，本发明提供一种基于片上系统可编程器件的系统启动自检测的方法，包括：

SS1：片上系统上电后，加载FPGA逻辑程序；

SS2：当片上系统上电加载完FPGA逻辑之后，计数器开始工作；

SS3：HPS中的ARM MPU控制GPIO控制模块向FPGA中的启动检测模块反馈GPIO信号，GPIO信号默认为高电平，当片上系统正常启动后，GPIO信号被拉低；

SS4：启动检测模块分别接收计数器模块给过来的时间计数和HPS发送的GPIO信号，在规定的时间内判断HPS发送的GPIO信号是否为高，如果为高，则通过控制信号将HPS进行复位，系统重新启动，若为低，则不作动作。

进一步的，方法还包括：

SS5：在HPS复位后，系统重新启动，计数器也将被复位，重新计数。

通过本发明的方案，通过逻辑实现系统启动自检测的方案，该方案在不需要人为参与的情况下，可以很好的解决问题复现的概率低、无规律，并且定位问题难度较大，周期较长的问题。

附图说明