[发明专利]片上系统可编程器件的系统启动自检测的装置及方法

权利要求书

1.一种基于片上系统可编程器件的系统启动自检测的装置，其特征在于，包括硬核处理器系统和片上系统可编程逻辑器件，硬核处理器系统包括ARM MPU，可编程逻辑器件与硬核处理器系统可进行通信，硬核处理器系统到可编程逻辑器件有专门的重置接口，通过该接口，可编程逻辑器件发送控制信号对硬核处理器系统进行复位操作。

2.根据权利要求1所述的基于片上系统可编程器件的系统启动自检测的装置，其中可编程逻辑器件为FPGA或CPLD。

3.根据权利要求2所述的基于片上系统可编程器件的系统启动自检测的装置，其中HPS包括ARM MPU和GPIO控制器，可编程逻辑器件包括计数器和启动检测模块。

4.根据权利要求3所述的基于片上系统可编程器件的系统启动自检测的装置，其中GPIO控制模块由ARM MPU控制，向可编程逻辑器件的启动检测模块反馈GPIO信号，该信号默认为高电平，计数器模块使用外部提供的时钟，为启动检测模块提供时间计数，当片上系统上电后，会加载可编程逻辑程序，可编程逻辑程序加载到可编程逻辑器件内部，在片上系统上电加载完可编程逻辑之后，计数器开始工作；启动检测模块分别接收计数器模块给过来的时间计数和HPS发送的GPIO信号，在规定的时间内判断HPS发送的GPIO信号是否为高，如果为高，则通过控制信号将HPS进行复位，系统重新启动，若为低，则不作动作。

5.根据权利要求4所述的基于片上系统可编程器件的系统启动自检测的装置，其中在HPS复位后，系统重新启动，计数器也将被复位，重新计数。

6.根据权利要求5所述的基于片上系统可编程器件的系统启动自检测的装置，其中ARM MPU采用CPU代替。

7.一种基于片上系统可编程器件的系统启动自检测的方法，其特征在于，包括：

SS1：片上系统上电后，加载FPGA逻辑程序；

SS2：当片上系统上电加载完FPGA逻辑之后，计数器开始工作；

SS3：HPS中的ARM MPU控制GPIO控制模块向FPGA中的启动检测模块反馈GPIO信号，GPIO信号默认为高电平，当片上系统正常启动后，GPIO信号被拉低；

SS4：启动检测模块分别接收计数器模块给过来的时间计数和HPS发送的GPIO信号，在规定的时间内判断HPS发送的GPIO信号是否为高，如果为高，则通过控制信号将HPS进行复位，系统重新启动，若为低，则不作动作。

8.根据权利要求7所述的基于片上系统可编程器件的系统启动自检测的方法，其中方法还包括：

SS5：在HPS复位后，系统重新启动，计数器也将被复位，重新计数。