[发明专利]一种多通道并发通信系统及方法

说明书

技术领域

本发明涉及通信技术领域，更具体地，涉及一种多通道并发通信系统及方法。

背景技术

会议系统需要解决会议终端的高效率管理问题，由于会议现场对实时性的要求较高，因此，对会议终端的状态跟踪与控制需要较高的系统实时性。

会议系统的终端管理需要单独的中央控制器，基于总线结构的原因，中央控制器需要实现多个物理通道进而以实现挂载更多终端的要求，这样就产生多通道挂载终端通信管理的问题。

目前，市场上存在的同类中央控制器会议产品限于系统硬件处理能力和技术实现复杂度方面的考虑，通常采用单通道点对点通信完成挂载会议终端设备的管理。图1为现有技术中提供的一种会议系统终端与中央控制器的系统连接示意图，如图1所示，中央控制器基于管理的需要以固定时间节拍按照通道顺序与对应终端进行点对点通信获取终端状态。

如图1所示，图中的中央控制器有5个通道，假定每通道挂载100台终端，则总终端数量为5×100＝500台。假定固定时间节拍为4ms，那么完成全部终端状态读取需要4ms×500＝2000ms，即需要2S时间才能完成一轮终端状态读取。同样，对终端状态进行改写也需要同样的时间。上述现有技术中描述的过程，最大的问题是效率太低，对终端状态的读取与改写的时间，随着总终端数量的增加呈现线性增长。

发明内容

本发明提供一种克服在现有会议系统中，中央控制器对会议终端状态的读取与改写的时间随终端数量的增加呈现线性增长，即耗时较长的问题的一种多通道并发通信系统及方法。

根据本发明的一个方面，提供一种多通道并发通信系统，所述系统包括：FPGA芯片和多个终端集合；所述FPGA芯片包括多个物理通道，其中，每一个物理通道挂载一个终端集合，一个终端集合中包含一个或多个终端；所述FPGA芯片还包括通过软件生成的Nios软核处理器和通信逻辑阵列；所述Nios软核处理器，用于将下行数据并行发送至所述通信逻辑阵列；所述通信逻辑阵列，用于接收所述下行数据，并将所述下行数据，通过所述多个物理通道并行发送至所述多个终端集合。

优选地，所述Nios软核处理器，还用于接收终端并行发送的上行数据，其中，所述终端为所述下行数据中的寻址地址信息指向的终端，所述上行数据为所述终端对所述下行数据处理后生成的上行数据。

优选地，所述系统还包括：多个通信芯片；其中，每一个通信芯片的一端，与所述FPGA的一个物理通道电连接；每一个通信芯片的另一端，与一个终端集合电连接；所述多个通信芯片，用于接收所述通信逻辑阵列并行发送的下行数据，并将所述通信逻辑阵列并行发送的下行数据，并行发送至多个终端集合。

优选地，所述多个通信芯片，还用于接收终端并行发送的上行数据，其中，所述终端为所述下行数据中的寻址地址信息指向的终端，所述上行数据为所述终端对所述下行数据处理后生成的上行数据；并将所述上行数据通过所述通信逻辑阵列，并行发送至所述Nios软核处理器。

优选地，所述Nios软核处理器通过所述FPGA芯片中IP核自带的软件开发工具配置生成。

优选地，所述Nios软核处理器为一个或多个。

优选地，所述通信芯片为PHY芯片。

根据本发明的另一方面，提供一种多通道并发通信方法，所述方法包括：S1，将下行数据通过通信逻辑阵列，并行发送至多个终端集合；S2，接收终端并行发送的上行数据，其中，所述终端为所述下行数据中的寻址地址信息指向的终端，所述上行数据为所述终端对所述下行数据处理后生成的上行数据。

优选地，步骤S1具体包括：S11，将下行数据并行发送至所述通信逻辑阵列；S12，所述通信逻辑阵列接收所述下行数据，并将所述下行数据通过所述多个物理通道，并行发送至所述多个终端集合。

优选地，步骤S2具体包括：S21，所述多个终端集合中的每一个终端，根据所述下行数据中的寻址地址信息，判断所述下行数据是否为自身需要处理的数据；S22，若所述下行数据为自身需要处理的数据，对应终端对所述下行数据进行处理，以生成上行数据；S23，所有的对应终端将各自的上行数据，并行发送至Nios软核处理器。

本发明提供的一种多通道并发通信系统及方法，通过利用FPGA芯片的资源，生成Nios软核处理器，以实现Nios软核处理器与多个终端集合之间实现并发通信，提高了数据传输速率，进而提高了终端管理的实效性。

附图说明

图1为现有技术中提供的一种会议系统终端与中央控制器的系统连接示意图；

图2为根据本发明实施例提供的一种多通道并发通信系统的结构图；