[发明专利]一种多通道并发通信系统及方法在审
| 申请号： | 201711065801.6 | 申请日： | 2017-11-02 |
| 公开（公告）号： | CN107769936A | 公开（公告）日： | 2018-03-06 |
| 发明（设计）人： | 杨振华;陈洪顺;曹忻军;唐劼 | 申请（专利权）人： | 北京飞利信电子技术有限公司 |
| 主分类号： | H04L12/18 | 分类号： | H04L12/18 |
| 代理公司： | 北京路浩知识产权代理有限公司11002 | 代理人： | 王莹,吴欢燕 |
| 地址： | 100191 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 通道 并发 通信 系统 方法 | ||
1.一种多通道并发通信系统，其特征在于，包括：
FPGA芯片和多个终端集合；所述FPGA芯片包括多个物理通道，其中，每一个物理通道挂载一个终端集合，一个终端集合中包含一个或多个终端；
所述FPGA芯片还包括通过软件生成的Nios软核处理器和通信逻辑阵列；
所述Nios软核处理器，用于将下行数据并行发送至所述通信逻辑阵列；所述通信逻辑阵列，用于接收所述下行数据，并将所述下行数据，通过所述多个物理通道并行发送至所述多个终端集合。
2.根据权利要求1所述的系统，其特征在于，所述Nios软核处理器，还用于接收终端并行发送的上行数据，其中，所述终端为所述下行数据中的寻址地址信息指向的终端，所述上行数据为所述终端对所述下行数据处理后生成的上行数据。
3.根据权利要求1所述的系统，其特征在于，所述系统还包括：
多个通信芯片；其中，每一个通信芯片的一端，与所述FPGA的一个物理通道电连接；每一个通信芯片的另一端，与一个终端集合电连接；
所述多个通信芯片，用于接收所述通信逻辑阵列并行发送的下行数据，并将所述通信逻辑阵列并行发送的下行数据，并行发送至多个终端集合。
4.根据权利要求3所述的系统，其特征在于，所述多个通信芯片，还用于接收终端并行发送的上行数据，其中，所述终端为所述下行数据中的寻址地址信息指向的终端，所述上行数据为所述终端对所述下行数据处理后生成的上行数据；并将所述上行数据通过所述通信逻辑阵列，并行发送至所述Nios软核处理器。
5.根据权利要求1所述的系统，其特征在于，所述Nios软核处理器通过所述FPGA芯片中IP核自带的软件开发工具配置生成。
6.根据权利要求1所述的系统，其特征在于，所述Nios软核处理器为一个或多个。
7.根据权利要求1所述的系统，其特征在于，所述通信芯片为PHY芯片。
8.一种多通道并发通信方法，其特征在于，包括：
S1，将下行数据通过通信逻辑阵列，并行发送至多个终端集合；
S2，接收终端并行发送的上行数据，其中，所述终端为所述下行数据中的寻址地址信息指向的终端，所述上行数据为所述终端对所述下行数据处理后生成的上行数据。
9.根据权利要求8所述的方法，其特征在于，步骤S1具体包括：
S11，将下行数据并行发送至所述通信逻辑阵列；
S12，所述通信逻辑阵列接收所述下行数据，并将所述下行数据通过所述多个物理通道，并行发送至所述多个终端集合。
10.根据权利要求8所述的方法，其特征在于，步骤S2具体包括：
S21，所述多个终端集合中的每一个终端，根据所述下行数据中的寻址地址信息，判断所述下行数据是否为自身需要处理的数据；
S22，若所述下行数据为自身需要处理的数据，对应终端对所述下行数据进行处理，以生成上行数据；
S23，所有的对应终端将各自的上行数据，并行发送至Nios软核处理器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京飞利信电子技术有限公司，未经北京飞利信电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711065801.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：资费处理方法及装置
- 下一篇：一种基于多智能体的集成数据中心运维系统通信接口
