[发明专利]栅极驱动电路及其驱动方法、电子设备

权利要求书

1.一种栅极驱动电路，其特征在于，包括多个第一移位寄存器和多个第二移位寄存器；所述多个第一移位寄存器相互级联用于依次控制每一行显示器件的数据输入，所述多个第二移位寄存器相互级联用于驱动每一行的显示器件进行发光；

针对所述多个第一移位寄存器和所述多个第二移位寄存器中位于同一行的第一移位寄存器和第二移位寄存器，所述第一移位寄存器通过第一输入端EM与所述第二移位寄存器的输出端电连接，用于在接收所述第二移位寄存器提供的指示换行的第二电平信号时输出第一电平信号；所述第一电平信号用于控制本行显示器件的数据输入，还用于作为下一行第一移位寄存器的触发信号和上一行第一移位寄存器的复位信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一移位寄存器还包括时钟信号输入端CK、触发信号端STV和驱动端OUT；所述触发信号端STV连接上一行的第一移位寄存器的驱动端OUT；

所述第一移位寄存器在所述第一输入端EM加载第一电平信号时输出第二电平信号；

所述第一移位寄存器在所述第一输入端EM加载第二电平信号、所述触发信号端STV加载第一电平信号和所述时钟信号输入端CK加载第二电平信号时输出第二电平信号；

所述第一移位寄存器在所述第一输入端EM加载第二电平信号、所述触发信号端STV加载第二电平信号和所述时钟信号输入端CK加载第一电平信号时输出第一电平信号。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第一移位寄存器包括：输入模块、上拉模块、触发模块和输出模块，以及第二输入端VGH、驱动端OUT、第一节点A和第二节点B；

所述输入模块分别与所述第一输入端EM、所述第一节点A和所述时钟信号输入端CK电连接，用于在所述时钟信号输入端CK所接信号的控制下导通所述第一输入端EM和所述第一节点A之间的连接；

所述上拉模块分别与所述第二输入端VGH、所述驱动端OUT和所述第一节点A电连接，用于根据所述第一节点A处电位导通所述第二输入端VGH和所述驱动端OUT之间的连接；

所述触发模块分别与所述第一节点A、所述第二节点B和所述触发信号端STV电连接，用于在所述触发信号端STV所接信号的控制下导通所述第一节点A和所述第二节点B之间的连接；

所述输出模块分别与所述时钟信号输入端CK、所述驱动端OUT和所述第二节点B电连接，用于根据所述第二节点B处电位导通所述时钟信号输入端CK和所述驱动端OUT之间的连接。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述输入模块包括第一晶体管T1、第一控制端、第一输入端和第一输出端；所述第一晶体管T1的栅极与所述第一控制端电连接，所述第一晶体管T1的第一极与所述第一输入端电连接，所述第一晶体管T1的第二极与所述第一输出端电连接。

5.根据权利要求3所述的栅极驱动电路，其特征在于，所述触发模块包括第二晶体管T2、第二控制端、第二输入端和第二输出端；

所述第二晶体管T2的栅极与所述第二控制端电连接，所述第二晶体管T2的第一极与所述第二输入端电连接，所述第二晶体管T2的第二极与所述第二输出端电连接。

6.根据权利要求3所述的栅极驱动电路，其特征在于，所述输出模块包括第一电容C1和第三晶体管T3、第三控制端、第三输入端和第三输出端；

所述第三晶体管T3的栅极与所述第三控制端电连接，所述第三晶体管T3的第一极与所述第三输入端电连接，所述第三晶体管T3的第二极与所述第三输出端电连接；

所述第一电容C1的第一端与所述第三晶体管T3的栅极电连接，所述第一电容C1的第二端与所述第三晶体管T3的第二极电连接。