[发明专利]整合信号及电源完整性模块的集成电路测试座

说明书

本揭示提供一种整合信号及电源完整性模块的集成电路测试座包括一第一导电胶层、一第二导电胶层、一导体模块以及一信号及电源完整性模块。第二导电胶层与第一导电胶层相对设置。导体模块包括至少一对导体。信号及电源完整性模块设置于第一导电胶层及第二导电胶层之间。至少一对导体分别贯穿第一导电胶层及第二导电胶层而与信号及电源完整性模块电性接触。

技术领域

本揭示涉及一种测试装置，特别是涉及一种整合信号及电源完整性模块的集成电路测试座。

背景技术

随着电子科技、网络等相关技术的进步，同时全球电子市场的消费水平逐步提升，致使消费性电子产品的需求量激增，进而带动半导体产业的蓬勃发展。

半导体制造(或称晶圆加工)包括以下几个步骤：集成电路(integrated circuit,IC)设计、晶圆制造过程(wafer fabrication)、晶圆测试(wafer probe)、晶圆封装(packaging)以及封装后测试(final test，意指IC测试)等，而所谓的晶圆测试及封装后测试，指的是对未单切的晶圆上的一个或多个晶粒或从晶圆切下来的一个或多个晶粒(封装或未封装)进行电性功能的测试，藉以找出不合格晶粒并将其淘汰。一般来说，半导体晶粒在进行测试时，测试机须透过探针卡接触待测物(device under test,DUT)，亦即将探针卡作为测试机与待测物间的测试信号与电源信号的传输接口，并配合探针卡与测试机的控制与分析程序，达到量测待测物的电性特征的目的。

更进一步来说，电子组件越趋高速化与高频发展，电子组件就更加需要有高标准的电性规格(如：组件运算条件、操作频率、信号传输特性等)，所以探针卡在设计上须至少考虑到测试条件、测试带宽与信号传输的完整性。然而，为满足封装后测试(final test)的需求，对于高速(频)信号或电源信号的传输路径上都需要电容器，但功能有所不同。

请参考图1，为现有的集成电路测试探针卡的结构示意图。现有的集成电路测试探针卡10在封装后测试过程中，因为受限于产品结构及测试机构，通常是将电子组件11，例如为电容器或内存配置于集成电路测试接口板12(意指载体印刷电路板，loadboard printcircuit board)上，由于测试路径(例如图1所绘示的接地讯号测试路径T1及电源讯号测试路径T2)过长，高频测试电感效应更趋显著，而影响整个测试结果。储存在内存内的测试讯息也因为测试路径过长，容易造成讯号失真。此外，测试路径过长会产生较大的电阻，且在电流流经的途径中，能量损失较大，在待测物13，例如多颗集成电路同时测试时，往往无法及时供应电流，而产生测试失败。

故，有需要提供一种整合信号及电源完整性模块的集成电路测试座，以解决现有技术存在的问题。

发明内容

为解决上述技术问题，本揭示的一种目的在于提供一种整合信号及电源完整性模块的集成电路测试座，其能及时供应电流，提供稳定的测试结果。

为达成上述目的，本揭示提供一种整合信号及电源完整性模块的集成电路测试座包括一第一导电胶层、一第二导电胶层、一导体模块以及一信号及电源完整性模块。第二导电胶层与第一导电胶层相对设置。导体模块包括至少一对导体。信号及电源完整性模块设置于第一导电胶层及第二导电胶层之间。至少一对导体分别贯穿第一导电胶层及第二导电胶层而与信号及电源完整性模块电性接触。

于本揭示其中的一实施例中，信号及电源完整性模块包括一电容模块，电容模块包括一电容板及分别设置在电容板的相对上表面及下表面的二第一导电接点。

于本揭示其中的一实施例中，至少一对导体分别与二个第一导电接点接触。

于本揭示其中的一实施例中，信号及电源完整性模块包括一板体及一导电体模块，导电体模块包括至少一接地导电体单元及一讯号导电体单元。

于本揭示其中的一实施例中，至少一接地导电体单元包括二接地导电体单元，讯号导电体单元设置二接地导电体单元之间。