[发明专利]一种在AC掉电后保护CPUCache数据的方法及系统

说明书

技术领域

本发明涉及存储技术领域，特别是涉及一种在AC掉电后保护CPU Cache数据的方法及系统。

背景技术

在大数据时代，数据的价值越来越高，如何保护数据不丢失是技术人员一直在努力研究的技术问题。在之前的很多设计中，通常采用电池备份单元BBU进行掉电后的数据保护，但是BBU中的电池模块通常体积庞大，需要额外增加结构的尺寸，且充电时间较长。现在NVDIMM-N，AEP(Apache Pass)和其他非易失性存储介质越来越收到大家的青睐。如NVDIMM-N，在AC掉电后，系统启动ADR(Asynchronous DRAM Refresh)流程，将AC掉电的信息通知给CPU，CPU将ADR safe zone中的数据刷到DRAM中，这样NVDIMM-N可以依靠超级电容的供电，将DRAM中的数据刷到Nand flash中以保证数据不丢失。

但是根据目前Intel ADR功能，ADR safe zone的数据并不包括CPU Cache，因此CPU Cache的数据在掉电后不能得到有效的保护，这样就导致了我们在使用NVDIMM-N或其他非易失性存储介质时需要采取一些措施来避免CPU Cache中的数据丢失。现在解决方法有将CPU的写模式改为非透写模式，即写数据不经过CPU Cache，写到DRAM后才返回写完成信号，这样虽然在掉电后不会丢失CPU Cache中的数据，但是会增加写延迟；还有一种方法是通过Intel的指令控制CPU Cache中的数据写到DRAM后再返回，这种方法虽然在掉电后能保证CPU Cache中的数据在之前已经发到DRAM里，且相对于上一种方法延迟会小一些，但是相对于正常的透写模式还是会增加延迟。

因此，如何在AC掉电后保护CPU Cache中的数据不丢失，且不影响NVDIMM-N或其他非易失性存储介质的读写性能，减小延迟，是本领域技术人员需要解决的技术问题。

发明内容

本发明的目的是提供一种在AC掉电后保护CPU Cache数据的方法，用于在AC掉电后保护CPU Cache中的数据不丢失，且不影响NVDIMM-N或其他非易失性存储介质的读写性能，减小延迟。

为解决上述技术问题，本发明提供一种在AC掉电后保护CPU Cache数据的方法，包括：

CPLD在接收到AC掉电信息后，向CPU发送数据保护命令；

所述CPU在接收到所述数据保护命令后，将所述CPU Cache中的数据刷到非易失存储介质中，以便刷完后进行后续ADR流程。

可选地，在所述CPLD在接收到所述AC掉电信息之后，还包括：

所述CPLD启动计预设时间的计时器；

所述计时器计时完成后，向集成南桥PCH发出ADR驱动指令以便所述集成南桥PCH控制进行所述后续ADR流程。

可选地，所述CPU在接收到所述数据保护命令后，将所述CPU Cache中的数据刷到非易失存储介质中，以便刷完后进行后续ADR流程具体包括：

所述CPU在接收到所述数据保护命令后，将所述CPU Cache中的数据刷到所述非易失存储介质中；

判断所述CPU Cache中的数据是否全部刷到所述非易失存储介质中；

若是，则进行所述后续ADR流程；

若否，则继续将所述CPU Cache中的数据刷到所述非易失存储介质中。

可选地，还包括：

在所述AC通电时，定时将所述CPU Cache中的数据刷到所述非易失存储介质中。

可选地，所述非易失存储介质具体为NVDIMM-N；

相应的，所述将所述CPU Cache中的数据刷到非易失存储介质中具体为将所述CPU Cache中的数据刷到所述NVDIMM-N的DRAM中；

所述后续ADR流程具体为：将ADR safe zone中的数据刷到所述DRAM中，刷完后，将所述DRAM中的数据刷到所述NVDIMM-N的Nand flash中。

可选地，所述非易失存储介质具体为AEP；

相应的，所述将所述CPU Cache中的数据刷到非易失存储介质中具体为将所述CPU Cache中的数据刷到所述AEP的非易失存储器NVM中；

所述后续ADR流程具体为：将ADR safe zone中的数据刷到所述非易失存储器NVM中。

为解决上述技术问题，本发明提供一种在AC掉电后保护CPU Cache数据的系统，包括：