[发明专利]一种在AC掉电后保护CPUCache数据的方法及系统

权利要求书

1.一种在AC掉电后保护CPU Cache数据的方法，其特征在于，包括：

CPLD在接收到AC掉电信息后，向CPU发送数据保护命令；

所述CPU在接收到所述数据保护命令后，将所述CPU Cache中的数据刷到非易失存储介质中，以便刷完后进行后续ADR流程。

2.根据权利要求1所述的方法，其特征在于，在所述CPLD在接收到所述AC掉电信息之后，还包括：

所述CPLD启动计预设时间的计时器；

所述计时器计时完成后，向集成南桥PCH发出ADR驱动指令以便所述集成南桥PCH控制进行所述后续ADR流程。

3.根据权利要求1所述的方法，其特征在于，所述CPU在接收到所述数据保护命令后，将所述CPU Cache中的数据刷到非易失存储介质中，以便刷完后进行后续ADR流程具体包括：

所述CPU在接收到所述数据保护命令后，将所述CPU Cache中的数据刷到所述非易失存储介质中；

判断所述CPU Cache中的数据是否全部刷到所述非易失存储介质中；

若是，则进行所述后续ADR流程；

若否，则继续将所述CPU Cache中的数据刷到所述非易失存储介质中。

4.根据权利要求1所述的方法，其特征在于，还包括：

在所述AC通电时，定时将所述CPU Cache中的数据刷到所述非易失存储介质中。

5.根据权利要求1所述的方法，其特征在于，所述非易失存储介质具体为NVDIMM-N；

相应的，所述将所述CPU Cache中的数据刷到非易失存储介质中具体为将所述CPU Cache中的数据刷到所述NVDIMM-N的DRAM中；

所述后续ADR流程具体为：将ADR safe zone中的数据刷到所述DRAM中，刷完后，将所述DRAM中的数据刷到所述NVDIMM-N的Nand flash中。

6.根据权利要求1所述的方法，其特征在于，所述非易失存储介质具体为AEP；

相应的，所述将所述CPU Cache中的数据刷到非易失存储介质中具体为将所述CPU Cache中的数据刷到所述AEP的非易失存储器NVM中；

所述后续ADR流程具体为：将ADR safe zone中的数据刷到所述非易失存储器NVM中。

7.一种在AC掉电后保护CPU Cache数据的系统，其特征在于，包括：

CPLD，用于在接收到AC掉电信息后，向CPU发送数据保护命令；

所述CPU，用于在接收到所述数据保护命令后，将所述CPU Cache中的数据刷到非易失存储介质中，以便刷完后继续控制进行后续ADR流程。

8.根据权利要求7所述的系统，其特征在于，所述CPLD还用于在接收到所述AC掉电信息之后，启动计预设时间的计时器，并在所述计时器计时完成后，向集成南桥PCH发出ADR驱动指令以便所述集成南桥PCH控制进行所述后续ADR流程。

9.根据权利要求7所述的系统，其特征在于，所述CPU在接收到所述数据保护命令后，将所述CPU Cache中的数据刷到非易失存储介质中，以便刷完后进行后续ADR流程具体包括：

所述CPU在接收到所述数据保护命令后，将所述CPU Cache中的数据刷到所述非易失存储介质中；

判断所述CPU Cache中的数据是否全部刷到所述非易失存储介质中；

若是，则继续进行所述ADR流程；

若否，则继续将所述CPU Cache中的数据刷到所述非易失存储介质中。

10.根据权利要求7所述的系统，其特征在于，所述CPU还用于在所述AC通电时，定时将所述CPU Cache中的数据刷到所述非易失存储介质中。