[发明专利]存储装置

说明书

一种存储装置。本文提供了一种半导体存储装置。该半导体存储装置可包括存储单元，所述存储单元被配置为存储写入数据。该半导体存储装置可包括接口芯片，所述接口芯片被配置为接收第一定时信号和第二定时信号，并且被配置为从所述第一定时信号检测锁定延迟，并且从通过使用所检测到的锁定延迟将所述第一定时信号延迟至少两个周期而产生的所述第二定时信号来产生第三定时信号。

技术领域

本公开的各种实施方式总体可涉及电子装置，更具体地，涉及一种存储装置以及操作该存储装置的方法。

背景技术

通常，存储装置是在诸如计算机、智能电话或智能板这样的主机装置的控制下存储数据的装置。存储装置的示例包括将数据存储在磁盘中的诸如硬盘驱动器(HDD)这样的装置，以及将数据存储在半导体存储器(具体地，非易失性存储器)中的诸如固态驱动器(SSD)或存储卡这样的装置。

非易失性存储器的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电式RAM(FRAM)等。

经过半导体制造技术的发展，这种存储装置的容量和速度不断增加。存储装置的容量的增加不仅通过半导体存储芯片的高集成度而且通过将多个半导体存储芯片交叠来实现。存储装置的速度的增加可通过使用双数据速率(DDR)方法代替单数据速率(SDR)方法来实现。

然而，存储装置的容量和速度的增加会降低存储装置的可靠性。例如，随着交叠的半导体芯片的数目的增加，由半导体芯片产生的电阻分量增加。如果电阻分量增加，则与半导体芯片通信的通道的切换速度降低。通道的切换速度的降低可能会增加偏斜(skew)。具体地，存储装置的速度越高，由于偏斜增加导致存储装置的可靠性越低。因此，随着存储装置的容量和速度的增加，需要实现具有提高的可靠性的存储装置的方法。

发明内容

本公开的一个实施方式可提供一种存储装置。该存储装置可包括半导体存储装置。该存储装置可包括存储控制器，所述存储控制器被配置为控制所述半导体存储装置，并且在写入操作期间将写入数据和第一定时信号发送至所述半导体存储装置。所述半导体存储装置可包括存储单元，所述存储单元被配置为存储所述写入数据。所述半导体存储装置可包括接口芯片，所述接口芯片被配置为从所述第一定时信号检测锁定延迟，并且从通过使用所检测到的锁定延迟将所述第一定时信号延迟至少两个周期而产生的第二定时信号来产生第三定时信号。

本公开的一个实施方式可提供一种半导体存储装置。该半导体存储装置可包括存储单元，所述存储单元被配置为存储写入数据。该半导体存储装置可包括接口芯片，所述接口芯片被配置为接收第一定时信号和第二定时信号，并且被配置为从所述第一定时信号检测锁定延迟，并且从通过使用所检测到的锁定延迟将所述第一定时信号延迟至少两个周期而产生的所述第二定时信号来产生第三定时信号。

附图说明

图1是例示根据本公开的实施方式的存储装置的框图。

图2是例示存储控制器与接口芯片之间的关系的框图。

图3是例示接口芯片与存储单元之间的关系的框图。

图4是例示接口芯片在读取操作期间的操作的图。

图5是例示延迟锁定环路在读取操作期间的操作的图。

图6是用于描述要输入到图4的接口芯片的信号和从图4的接口芯片输出的信号的时序图。

图7是例示接口芯片在写入操作期间的操作的图。

图8是例示延迟锁定环路在写入操作期间的操作的图。

图9是例示要输入到接口芯片的信号和从接口芯片输出的信号的时序图。