[发明专利]存储装置

权利要求书

1.一种存储装置，该存储装置包括：

半导体存储装置；以及

存储控制器，所述存储控制器被配置为控制所述半导体存储装置，并且在写入操作期间将写入数据和第一定时信号发送至所述半导体存储装置，

其中，所述半导体存储装置包括：

存储单元，所述存储单元被配置为存储所述写入数据；以及

接口芯片，所述接口芯片被配置为从所述第一定时信号检测锁定延迟，并且从通过使用所检测到的锁定延迟将所述第一定时信号延迟至少两个周期而产生的第二定时信号来产生第三定时信号，

其中，所述接口芯片包括：

第一接收节点，所述第一接收节点被配置为从所述存储控制器接收所述第一定时信号；

延迟锁定环路，所述延迟锁定环路被配置为检测从第一复用器接收的输入信号的锁定延迟，并产生延迟了所检测到的锁定延迟的第三定时信号；

延迟电路，所述延迟电路被配置为接收所述第一定时信号并输出通过将所述第一定时信号延迟了至少两个周期而产生的所述第二定时信号；以及

所述第一复用器，所述第一复用器被配置为向所述延迟锁定环路提供所述第一定时信号或所述第二定时信号。

2.根据权利要求1所述的存储装置，其中，所述接口芯片被配置为通过与所述第三定时信号同步地锁存所述写入数据来对所述写入数据进行重新定时，并将所述第三定时信号和重新定时后的写入数据输出到所述存储单元。

3.根据权利要求1所述的存储装置，其中，所述第二定时信号是经延迟的数据选通信号，并且所述第三定时信号是内部信号iDQS。

4.根据权利要求1所述的存储装置，其中，所述接口芯片包括：

第二接收节点，所述第二接收节点被配置为从所述存储控制器接收所述写入数据；

触发器，所述触发器被配置为与从所述延迟锁定环路输出的所述第三定时信号同步地接收和输出所述写入数据；以及

第一发送节点，所述第一发送节点被配置为将所述触发器的输出作为已经被重新定时的写入数据发送至所述存储单元。

5.根据权利要求1或4所述的存储装置，其中，所述第三定时信号是通过将在所述存储单元的写入操作期间由所述存储控制器切换的数据选通信号DQS延迟至少两个周期而产生的信号。

6.根据权利要求1所述的存储装置，

其中，所述存储控制器在读取操作期间向所述半导体存储装置发送第四定时信号，

其中，所述存储单元响应于所述第四定时信号输出读取数据和第五定时信号，并且

其中，所述接口芯片根据所述第四定时信号检测锁定延迟，使用所检测到的锁定延迟从所述第五定时信号产生第六定时信号，通过与所述第六定时信号同步地锁存所述读取数据来对所述读取数据进行重新定时，并将所述第六定时信号和重新定时后的读取数据输出至所述存储控制器。

7.根据权利要求6所述的存储装置，其中，所述接口芯片包括：

所述第一接收节点，所述第一接收节点被配置为从所述存储控制器接收所述第四定时信号；

第一发送节点，所述第一发送节点被配置为向所述存储单元发送通过所述第一接收节点接收的所述第四定时信号；

第二接收节点，所述第二接收节点被配置为从所述存储单元接收所述第五定时信号；

所述延迟锁定环路，所述延迟锁定环路被配置为从通过所述第一接收节点接收的所述第四定时信号检测所述锁定延迟，并且使用所检测到的锁定延迟从由所述第二接收节点接收的所述第五定时信号产生第六定时信号；以及

第二发送节点，所述第二发送节点被配置为向所述存储控制器输出从所述延迟锁定环路输出的所述第六定时信号。