[发明专利]一种FPGA锁相放大系统及方法

说明书

技术领域

本发明创造涉及信号处理领域，尤其涉及一种FPGA锁相放大系统及方法。

背景技术

相对于其他的微弱信号检测方法，锁相放大器具有更高的稳定性和灵活性。锁相放大器利用信号的相关性来提取信号，相关性检测可以最大限度的压缩带宽，抑制噪声。传统的锁相放大器采用模拟元器件来实现，但这样会引进更多的噪声。目前，数字锁相放大器得到越来越多的应用。

目前的锁相放大系统是由一颗模拟锁相放器、低通滤波器、载波选择器等组成的，成本高昂，易受温度影响，PCB板面积大，因器件一致性不一而导致的各个通道整体一致性较差，对最终数据会有一定偏差。

发明内容

针对上述现有技术中的不足之处，本发明创造的目的在于提供一种FPGA锁相放大系统及方法，针对提供大大缩小PCB尺寸，可以单颗FPGA芯片替代一块接收板中的大部分电路；减小硬件成本；各通道一致性好且受环境影响小的FPGA锁相放大系统。

本发明创造的上述目的是通过以下技术方案予以实现的。

一种FPGA锁相放大系统及方法，包括：信号接收装置、ADC信号转换器、FPGA信号处理装置和FIR滤波器，所述信号接收装置、ADC信号转换器、FPGA信号处理装置和FIR滤波器依次链接。

优选地，还包括DDS频率合成器，所述DDS频率合成器与FPGA信号处理装置连接。

优选地，还包括信号选择器，所述信号选择器分比与DDS频率合成器和FPGA信号处理装置连接。

本发明还提供了一种FPGA锁相放大方法，其特征在于，包括：

S1a.将接收的信号进行ADC转换成数字信号；

S1b.产生两个相移90度的乘法因子；

S2.将数字信号根据两个乘法因子分别进行乘法运算；

S3.将进行乘法运算之后的两个数字信号进行滤波。

S4.将两个滤波之后的数字信号进行矢量求和。

优选地，所述乘法因子由DDS频率合成器产生，所述乘法因子为与接收的信号频率相同的载波。

优选地，所述矢量求和公式为：矢量和＝x和y分别为乘法运算之后的两个数字信号。

优选的，所述与接收的信号频率相同的乘法因子由信号选择器进行筛选。

与现有技术相比，本发明创造提供的技术方案的有益效果在于：其结构简单，大大缩小PCB尺寸，可以单颗FPGA芯片替代一块接收板中的大部分电路；减小硬件成本；，各通道一致性好且受环境影响小。

附图说明

图1为本发明创造一种FPGA锁相放大系统的结构示意图。

图2为本发明创造一种FPGA锁相放大方法的方法流程示意图

具体实施方式

以下结合实施例及附图对本发明创造进行详细的描述。其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明创造的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

本具体实施方式提供一种FPGA锁相放大系统及方法，如图1所示，包括：信号接收装置、ADC信号转换器、FPGA信号处理装置和FIR滤波器，所述信号接收装置、ADC信号转换器、FPGA信号处理装置和FIR滤波器依次链接。

还包括DDS频率合成器，所述DDS频率合成器与FPGA信号处理装置连接。

还包括信号选择器，所述信号选择器分比与DDS频率合成器和FPGA信号处理装置连接。

还提供了一种FPGA锁相放大方法，如图2所示，包括：

S1a.将接收的信号进行ADC转换成数字信号；

S1b.产生两个相移90度的乘法因子；

S2.将数字信号根据两个乘法因子分别进行乘法运算；

S3.将进行乘法运算之后的两个数字信号进行滤波。

S4.将两个滤波之后的数字信号进行矢量求和。

所述乘法因子由DDS频率合成器产生，所述乘法因子为与接收的信号频率相同的载波。

所述矢量求和公式为：x和y分别为乘法运算之后的两个数字信号。

所述与接收的信号频率相同的乘法因子由信号选择器进行筛选。

接收的信号经ADC转换成数字信号，进入FPGA进行乘法运算；乘法因子为DDS模块产生，产生的信号为与接收的信号频率相同的载波；再经FIR滤波器，实现一路信号的处理。