[发明专利]一种基于龙芯处理器平台的高速缓存作内存的方法

说明书

本发明公开了一种基于龙芯处理器平台的高速缓存作内存的方法，依次包括以下步骤：S1、保证CPU的各个核的同步和互斥；S2、根据需要锁一定容量的共享缓存作为内存使用；S3、从ROM上复制UEFI的SEC和PEI阶段所属的代码到步骤S2设置好的作为内存使用的共享缓存中；S4、设置栈和堆，从汇编环境跳转到共享缓存作为内存中的C环境继续执行代码；S5、执行SEC和PEI的相关代码并初始化系统内存；S6、系统内存初始化完成后，在执行流程从PEI进入DXE之前，解锁被步骤S2锁定的作为内存使用的共享缓存区域。该方法在龙芯处理器平台实现将高速缓存作内存使用。

技术领域

本发明涉及一种高速缓存作内存的方法，特别是涉及一种基于龙芯处理器平台的高速缓存作内存的方法。

背景技术

CPU启动时通常从ROM(此处泛指ROM，EPROM，EERPOM，NORFlash)上取指执行，在内存(RAM)被初始化为可用之前，CPU要执行的指令都是从ROM上去获取的。ROM的XIP(eXecuteIn Place)属性带来了一定的便利性，也就是ROM已经具有了一部分RAM的特性，它上面的内容是可以被当成指令由CPU读取直接执行的。不过，ROM的只读属性以及读取速度较慢的特性，也给承载在上面的指令的书写带了一定的限制。由于ROM是只读的，这意味着没法开辟栈和堆等来写更新，所以，指令没法用C语言来编写，而只能用跟CPU架构非常密切的汇编语言来编写。在汇编语言中，一些临时读写用的变量就用CPU的寄存器来实现。相比较C语言，汇编语言的缺陷如下：第一，代码的可移植性差，比如，为了让内存尽早能工作而进行的内存训练算法的指令系列，如果用汇编编写，那意味着对于不同的CPU架构，都要用对应的汇编语言重新一遍。而C语言实现的内存训练算法几乎可以不作修改或者很少修改而移植到新的CPU架构平台；第二，汇编语言中寄存器实现的变量的数据结构比较简单，所以要实现一些复杂的功能，要么几乎不可能，要么也是破费周折；第三，汇编语言寄存器的管理也要特别小心，特别是寄存器覆盖的问题，一不小心就会因为寄存器覆盖而产生逻辑错误并且难于找到原因。

高速缓存(CACHE)其主要作用就是解决CPU与RAM沟通时的速度瓶颈。CACHE的工作就是将RAM中最近读写的一部分数据保留一个备份，使得这些数据能快速存取并返回给CPU。这就涉及到CACHE与RAM的数据读写一致性的问题。读CACHE的时候，当需要的数据暂时不在CACHE时，通过一定的规则，从RAM中读取数据到CACHE中，如果碰到CACHE已满的情况，还得考虑如何无效并刷回合适的CACHE中的某些空间；写CACHE的时候，要考虑何时把对应的数据也同步到RAM上。而从可以存储数据并且可以直接跟CPU打交道这个特性而言，两者没有质的区别，只是容量大小与速度快慢的量的区别，这就给高速缓存作内存(Cache AsRam)创造了物理条件。当然，基于不同的CPU架构，实现Cache As Ram的方法是不同的。

在X86架构下，Cache As Ram的实现主要基于控制寄存器0(Control Register 0-CR0)的位30，该位根据X86的CPU手册可知，即为Cache Disable(CD)位。CR0.CD的值为0时，则Cache使能，处在普通的工作模式下，即当读写不命中Cache行时，就会访问内存，并且填充对应的Cache行；当没有空闲的Cache行可以用时，Cache行里的内容会被刷回内存从而被其它内容替换掉。CR0.CD的值为1时，则Cache禁止，处在Cache禁止填充的模式，即，当读写不命中Cache行时，就会访问内存，但不会把访问的内存内容填充到Cache行中；在此种模式下，Cache永远不会被替换到内存中。也就是在Cache禁止的模式下，其Cache的行为已经很接近RAM了，可以把它看做一小段RAM使用，这就为X86平台上的Cache As Ram的实现提供了物理基础。