[发明专利]一种多功能复用高速信号co-lay走线结构及走线方法

说明书

本发明公开一种多功能复用高速信号co‑lay走线结构及走线方法，包括：CPU芯片、PCH芯片、第一switch芯片、第二switch芯片、PCIE连接器、Oculink连接器和PCB板；PCB板上设置有第一至第八过孔、第一至第四co‑lay电阻；第一过孔和第二过孔之间连接信号线，该信号线对应a1走线；第四过孔和第五过孔之间连接信号线，该信号线对应c走线；第七过孔和第八过孔之间连接信号线，该信号线对应a2走线；第八过孔还引出另一信号线，对应b2走线；第九过孔引出一信号线，对应b1走线。本发明通过合理的co‑lay电阻摆放及出线实现多功能单板复用，保证同一块板卡上兼容多种功能应用场景，而不用多余开发另外的类似板卡，节省大量成本，提高设计效率，简洁高效。

技术领域

本发明涉及高速信号走线领域，具体涉及一种多功能复用高速信号co-lay走线结构及走线方法。

背景技术

随着Intel系统平台在制程和功能上的不断演进，可支持的外围设备越来越多，速率也跟随信号协议越来越高。

为了在有限的封装内集成更多的应用场景，管脚功能的复用开始集成在最新一代CPU芯片中，这也给终端使用者在单位成本前提下提供了更多的选择，从另一方面来说，服务器设计者将面对更为复杂的原理及板卡设计。

这种全新的设计方法仍处于测试阶段，之前的设计规范不再完全适用，Intel提供的设计指导书里也没有给出相应的要求，甚至与之前的规则是相违背的，所以在设计验证阶段摸索出一种适用于这种功能复用的走线方法对这一代平台的服务器主板开发是很有必要的。

以CPU芯片与PCH芯片之间互连的Uplink为例进行说明，CPU芯片与PCH芯片之间通过DMI和Uplink互连。其中：Uplink X8用于数据压缩加密，同时这8对信号线也所对应的管脚也可直接由PCH芯片引出配置为SATA信号直连SATA硬盘。

在设计时，为兼顾两芯片互连以支持数据压缩加密功能和SATA，就需要在原理图设计时将CPU芯片和PCH芯片对应管脚连接起来，同时PCH芯片也要引出SATA信号到SATA接口，再者，CPU芯片的PCIe IO接口也很有可能会连接到PCIe插槽。在这样的应用场景下，即存在信号分支繁多，走线密集等板卡设计难点。线路示意图如图1所示。

发明内容

为解决上述问题，本发明提供一种多功能复用高速信号co-lay走线结构及走线方法。

本发明的技术方案是：一种多功能复用高速信号co-lay走线结构，包括：CPU芯片、PCH芯片、第一switch芯片、第二switch芯片、PCIE连接器和Oculink连接器；CPU芯片与第一switch芯片连接，该连接之间的走线为a1走线；第一switch芯片与PCIE连接器连接，该连接之间的走线为b1走线；第一switch芯片还有第二switch芯片连接，该连接之间的走线为c走线；第二switch芯片与PCH芯片连接，该连接之间的走线为a2走线；第二switch芯片还与Oculink连接器连接，该连接之间的走线为b2走线；

还包括：PCB板；PCB板上设置有第一过孔、第二过孔、第三过孔、第四过孔、第五过孔、第六过孔、第七过孔、第八过孔、第一co-lay电阻、第二co-lay电阻、第三co-lay电阻、第四co-lay电阻；

第一co-lay电阻压叠在第二过孔和第三过孔，第二co-lay电阻压叠在第三过孔和第四过孔处；第一co-lay电阻、第二co-lay电阻在第三过孔相互压叠；

第三co-lay电阻压叠在第五过孔和第六过孔处，第四co-lay电阻压叠在第六过孔和第七过孔处；第三co-lay电阻、第四co-lay电阻在第五过孔相互压叠；

第一co-lay电阻和第二co-lay电阻相互压叠部位的一侧还设置第九过孔；